Porte logiche Registri Bus - UniNa STiDuE

00.a

Reti LogicheReti Logiche

Porte logicheRegistri

Bus

Testo di rif.to: [Congiu] - 2.1-2.3 (pg. 27–37)

2

Architettura degli Elaboratori © 2009

24

Valori logici: convenzioneValori logici: convenzione

I valori logici sono 2.Per indicarli useremo i nomi:

1VEROALTO+5 V

0FALSOBASSO

0 VI nomi in ciascuna colonna sono equivalenti.I nomi sono solo una convenzione!

3


24

Definizione di porta logica; porta NOTDefinizione di porta logica; porta NOT

Una porta logica è un dispositivocon N ingressi ed 1 uscita, che realizzaun legame tra il valore presente all’uscita

e quelli presenti agli ingressi,esprimibile con una funzione logica elementare

Primo esempio di porta logica: la porta NOT

Produce in uscita un valore logico opposto a quello presente all’ingresso. Chiaramente N=1.

4


24

Porte logiche AND e ORPorte logiche AND e OR

La porta AND fa assumere all’uscita il valore logico 1se e solo se tutti gli ingressisi trovano ad avere il valore 1

La porta OR fa assumere all’uscita il valore logico 1 se ad almeno uno degli ingressi è presente un valore logico 1

5


24

Porte logiche NAND e NORPorte logiche NAND e NOR

La porta NAND fa assumere all’uscita il valore logico 0se e solo se tutti gli ingressisi trovano ad avere il valore 1

La porta NOR fa assumere all’uscita il valore logico 0 se ad almeno uno degli ingressi è presente un valore logico 1

6


24

Equivalenze tra porte logiche (1 di 3)Equivalenze tra porte logiche (1 di 3)

La funzione realizzata da una porta logica può essere ottenuta mediante opportune sequenze di altre porte logiche.Ad esempio, le porte NOR/NAND possono essere ottenute mediante una porta OR/AND e una NOT collegate in sequenza

7


24


Ogni funzione logica può essere ottenuta impiegando solo porte OR e NOT

Ogni funzione logica può essere ottenuta impiegando solo porte AND e NOT

8


24


Ogni funzione logica può essere ottenuta impiegando solo porte NAND

Ogni funzione logica può essere ottenuta impiegando solo porte NOR (provarlo per esercizio)

9


24

Tabelle di veritTabelle di veritààUn secondo modo di rappresentare una rete logica èmediante la sua tabella di verità,che specifica il valore dell’uscita per ciascuna possibile combinazione dei valori in ingresso.

Esempi per alcune porte logiche elementari:

10


24

OR esclusivoOR esclusivoUn esempio più complesso è dato dalla rete logica che realizza la funzione di OR esclusivo: l’uscita Y assume il valore 1 se e solo se ai 2 ingressi sono presenti valori logici diversi

011101110000YBA

11


24

Buffer Buffer tritri--statestate (1 di 2)(1 di 2)A

Quando A=1, Y=BQuando A=0, Y=0

A controlla se in uscita“passa” il valore di B,oppure no.

Ma Y=0 è un valore di A “passato” attraverso la porta“aperta”, oppure è dovuto alla porta chiusa?

L’ambiguità si risolve con il buffer tri-state.

12


24

Buffer Buffer tritri--statestate (2 di 2)(2 di 2)

Il buffer tri-state è un dispositivo in cui il valore logico dell’uscita Y è non vincolato (n.v.) quando l’ingresso di controllo assume il valore logico 0

Quando l’uscita Y è non vincolata,il suo valore dipende dalle altre porte a cui è collegata

13


24

CollegamCollegam. . wiredwired OR di buffer OR di buffer tritri--statestate

Le uscite delle porte tri-state possono essere collegate tra loro purché al più una di esse sia vincolata ad un valore logico (0 oppure 1).Viene realizzato l’OR delle uscite senza l’effettiva presenza di una porta OR (“wired OR”).

Y=A se C=1Y=B se C=0

Funzione di MULTIPLEXER 2/1

14


24

Multiplexer 2/1 (senza buffer Multiplexer 2/1 (senza buffer tritri--statestate))

Y=A se C=1Y=B se C=0

15


24

Porta NAND open Porta NAND open collectorcollector (1 di 2)(1 di 2)

Un altro dispositivo che consente collegamenti in wired OR è la porta NAND open collector.

In tale porta l’uscita è vincolata (al valore logico 0) solo quando ad entrambi gli ingressi è presente il valore logico 1.

16


24

Porta NAND open Porta NAND open collectorcollector (2 di 2)(2 di 2)L’uscita di una porta NAND open collector può assumere solo il valore logico 0: è dunque possibile attivare contemporaneamente più uscite di porte di questo tipo visto che i valori ad esse presenti non possono mai essere contrastanti.

Lo schema qui sopra può essere usato per segnalare il verificarsi di un evento.

Resistenza di pull-up

17


24

Registro da un bitRegistro da un bit

Un registro è un dispositivo in grado di memorizzare(cioè conservare nel tempo) un valore logico.Tale capacità distingue i registri dalle porte logiche.

w è il segnale di controllo• w=1: il valore di X viene trasferito (memorizzato)nel registro; Y=X

• w=0: Y rimane al valore memorizzato,senza risentire di eventuali variazioni di X

18


24

Registro da un bit: diagramma temporaleRegistro da un bit: diagramma temporale

t

X

Y

w

19


24

BusBus

Un bus è un collegamento elettrico tra parti diverse di un elaboratore che consente il trasferimento di informazione.Un bus è composto da una o più linee; ogni linea consente di trasferire un bit.

Per rappresentare un bus di n bit si usano i seguenti simboli grafici:

20


24

Trasferimento di un bitTrasferimento di un bit

r1=1: il valore presente in R1 viene trasferito sul busw2=1: il valore sul bus viene memorizzato in R2

Diagramma temporale dei segnali di controllo:

r1

w2 t

21


24

Trasferimento di gruppi di bitTrasferimento di gruppi di bit

Un po’ di nomenclatura…

• 4 bit: “nibble” (o nybble)• 8 bit: “byte”

• 16 bit: “half-word”• 32 bit: “word”• 64 bit: “double-word”

La definizione di “word” dipende comunque dalla taglia della parola di memoria della macchina che si sta considerando (ne parleremo meglio più avanti).

22


24

Trasferimento in parallelo di piTrasferimento in parallelo di piùù bitbit

• Vantaggio: velocità• Svantaggio: servono più linee per il bus

23


24

ShiftShift registerregister

Per il trasferimento seriale si utilizza un dispositivo chiamato registro a scorrimento (shift register)

• a ciascun impulso ( ) di S, i bit contenuti nel registro scorrono di una posizione verso destra:

- X → R1- R1 → R2- R2 → R3- R3 → R4

Esempio: se inizialmente è X=1 e lo shift register contiene 0111,dopo un impulso di S lo shift register contiene 1011

24


24

Trasferimento seriale di piTrasferimento seriale di piùù bitbit

Trasferimento seriale tra due shift register:

• C=0: a ciascun impulso ( ) di S, un bit del registro di sxviene trasferito al registro di dx

• C=1: a ciascun impulso di S, un bit del registro di sxviene trasferito al registro di dx- e viene riportato all’ingresso del registro di sx stesso(dopo quattro impulsi di S nel registro di dx è stata trasferita copia del contenuto del registro di sx)

Architettura degli Elaboratori

© 2009 25

00.a

FineFine

Reti logiche

Documents

Porte logiche Registri Bus - UniNa STiDuE