1 Ausgewählte Themen des analogen Schaltungsentwurfs
Intro
Integrating single slope and dual slope ADCs Integrator 1, 2 Komparator einfach und getaktet Ladungsinjektion Rauschen Flash ADC Sukzessive Approximation Current-mode DAC Matching Charge redistribution ADC Subranging ADCs Fehlerkorrektur Zyklischer ADC Sigma-Delta ADC Switched capacitors Multiply by 2
2 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC Speed Accuracy (max Signal / max INL, DNL, Noise) Power Resolution (number of output bits)
0 1 2 3
Vin/Vdac
Vin
Vin
Vin
Vin
DNL
3 Ausgewählte Themen des analogen Schaltungsentwurfs
Flash ADC
KL
Ain
Dout
Flash ADC
4 Ausgewählte Themen des analogen Schaltungsentwurfs
Komparator
5 Ausgewählte Themen des analogen Schaltungsentwurfs
Widerstand als Last
Ids
Vds
sat
sat
I
LE
Vdssat
22 thgsox
dssat VVL
WCI
thgsdssat VVV
ds
satds I
LER
thgsoxgs
dssatm VV
L
WC
dV
dIg
2dssatm
ds
VgI
dssat
dsm V
Ig
2
Vgs1
Vgs2
Vgs3
2
2 dssatox
dssat VL
WCI
Vgs<Vt
6 Ausgewählte Themen des analogen Schaltungsentwurfs
Matching
Offset
)('ThGSox VV
L
WCI
)4
(4
4 ' ThiGSox
VV
L
WCI
2/4 ThiThi V
V
WLVThi ~
7 Ausgewählte Themen des analogen Schaltungsentwurfs
Komparator mit Offset-Kompensation
Vref
Vsig
Vth
f1a
f1
f2
C
8 Ausgewählte Themen des analogen Schaltungsentwurfs
Komparator mit Offset-Kompensation
Vref
Vsig
Vth
f1a=1
f1=1
f2
C
Vref+Voffs
Vth
Rückkopplung!
9 Ausgewählte Themen des analogen Schaltungsentwurfs
Komparator mit Offset-Kompensation
Vref
Vsig
Vth
f1a
f1
f2
C
Vref+Voffs
Vth
10 Ausgewählte Themen des analogen Schaltungsentwurfs
Komparator mit Offset-Kompensation
Vref
Vsig
Vth
f1a
f1
f2=1
C
Vref+Voffs+(Vsig-Vth)
Vsig
11 Ausgewählte Themen des analogen Schaltungsentwurfs
Komparator mit Offset-Kompensation
Vref
Vsig
Vth
f1a
f1
f2=1
C
Vref+Voffs+(Vsig-Vth)
Vsig
12 Ausgewählte Themen des analogen Schaltungsentwurfs
Ladungsinjektion
N N
13 Ausgewählte Themen des analogen Schaltungsentwurfs
Ladungsinjektion
N N
14 Ausgewählte Themen des analogen Schaltungsentwurfs
Ladungsinjektion
N N
15 Ausgewählte Themen des analogen Schaltungsentwurfs
Ladungsinjektion
N N
16 Ausgewählte Themen des analogen Schaltungsentwurfs
Ladungsinjektion
N N
THGSoxch VVWLCQ ''
THsigGoxch VVVWLCQ ''
17 Ausgewählte Themen des analogen Schaltungsentwurfs
Kompensierung von Ladungsinjektion
Vref
Vsig
Vth
f1a
f1
f2
C
A
BC
18 Ausgewählte Themen des analogen Schaltungsentwurfs
Kompensierung von Ladungsinjektion
Vref
Vsig
Vth
f1a=1
f1=1
f2
C
Vref
Vth
A
BC
19 Ausgewählte Themen des analogen Schaltungsentwurfs
Kompensierung von Ladungsinjektion
Vref
Vsig
Vth
f1a
f1=1
f2
C
A
BC
Vref-QC/C
Vth
20 Ausgewählte Themen des analogen Schaltungsentwurfs
Kompensierung von Ladungsinjektion
Vref
Vsig
Vth
f1a
f1
f2
C
A
BC
Vref-QC/C-QA/Cp
Vth-QA/Cp Cp
21 Ausgewählte Themen des analogen Schaltungsentwurfs
Kompensierung von Ladungsinjektion
Vref
Vsig
Vth
f1a
f1
f2=1
C
A
BC
Vref-QC/C+(Vsig-Vth)
Vsig Cp
22 Ausgewählte Themen des analogen Schaltungsentwurfs
Zweistufiger Komparator
Vref
f1aa=1Vref
Vref
Vsig
Vth
f1a=1
f1=1
f2
C
Vref
Vth
A
BC
C2
D
23 Ausgewählte Themen des analogen Schaltungsentwurfs
Zweistufiger Komparator
Vref
f1aa=1Vref
Vref
Vsig
Vth
f1a
f1=1
f2
C
A
BC
Vref-QC/C
VthC2
D
24 Ausgewählte Themen des analogen Schaltungsentwurfs
Zweistufiger Komparator
Vref
f1aaVref-QD/C2
Vref
Vsig
Vth
f1a
f1=1
f2
C
A
BC
Vref-QC/C
VthC2
D
25 Ausgewählte Themen des analogen Schaltungsentwurfs
Zweistufiger Komparator
Vref
f1aaVref-QD/C2-A1(Vsig-Vth)
C2
D
Vref
Vsig
Vth
f1a
f1
f2=1
C
A
BC
Vref-QC/C+(Vsig-Vth)
Vsig Cp
26 Ausgewählte Themen des analogen Schaltungsentwurfs
Volldifferentieller Komparator
f1aaVsigP
VthP
f1a
f1
f2
VsigN
VthN f1
f2f1a f1aa
27 Ausgewählte Themen des analogen Schaltungsentwurfs
Komparator mit positiver Rückkopplung
VsigP
VthP
f1a
f1
f2
VsigN
VthN f1
f2f1a
f1aa
f1aaf2a
f2a f2a
28 Ausgewählte Themen des analogen Schaltungsentwurfs
Rauschen
2
2
1CuE kTE
2
1
kTuCE2
1
2
1 2
C
kTu 2
29 Ausgewählte Themen des analogen Schaltungsentwurfs
Ramp ADCs
CVIn
Ramp
AND
Clk
CNT
30 Ausgewählte Themen des analogen Schaltungsentwurfs
Integrating single slope ADC
AC
-Vin
Thr AND
Clk
CNT
R
C
T
v in
th
RCVT
V 1
31 Ausgewählte Themen des analogen Schaltungsentwurfs
Integrating dual slope ADC
A
C
-Vin
Ref
Thr
AND
Clk
CNT
R
C
T
v inRCVT
V 1
1
max
refRCVT
V 1
2
max
ref
in
V
V
T
T
1
2
CThr
32 Ausgewählte Themen des analogen Schaltungsentwurfs
Integrator
A
C
A
C
A
C
A
C
AT
COL ZA 1
AAOL 2
CC
F ZA
AZA ~
1
dttiC
tiCD
tv ininout )(1
)(1
)(
A
C
dttvRC
tv inout )(1
)(
33 Ausgewählte Themen des analogen Schaltungsentwurfs
Widerstand als Last
+
>Vth
-
+
-
>Vth
+
<Vth
A BC
A B C
A – Transistor sperrt
B – Transistor im Sättigung
B – Transistor im linearen Bereich
-
Vout
Vin
34 Ausgewählte Themen des analogen Schaltungsentwurfs
Widerstand als Last
Ids
Vds
sat
sat
I
LE
Vdssat
22 thgsox
dssat VVL
WCI
thgsdssat VVV
ds
satds I
LER
thgsoxgs
dssatm VV
L
WC
dV
dIg
2dssatm
ds
VgI
dssat
dsm V
Ig
2
Vgs1
Vgs2
Vgs3
2
2 dssatox
dssat VL
WCI
Vgs<Vt
35 Ausgewählte Themen des analogen Schaltungsentwurfs
Stromquelle als Last
V
IVin
Vout
dssatLVV min
dsLmRgA
dsLmLmmL
mLdsLm Rg
I
Vg
g
gRgA min
2
1
TL
36 Ausgewählte Themen des analogen Schaltungsentwurfs
„Common-Source“ Verstärker
01)))1(()(()(2 gdmfgdfddfdgfgdg CRgCRCCRsCCCCCCRRs
1)))1(()(()(
)/1(2
gdmfgdfddfdgfgdg
mfgdm
CRgCRCCRsCCCCCCRRs
gsCRRgEingang
Ausgang
Rg
Rd||Rds
Cg
Cf
Cd
)(1
)11(
)(1
22
ssasa
g
C
RgRs m
f
dmgout Guu
37 Ausgewählte Themen des analogen Schaltungsentwurfs
„Common-Source“ Verstärker
01)))1(()(()(2 gdmfgdfddfdgfgdg CRgCRCCRsCCCCCCRRs
1)))1(()(()(
)/1(2
gdmfgdfddfdgfgdg
mfgdm
CRgCRCCRsCCCCCCRRs
gsCRRgEingang
Ausgang
Rg
Rd||Rds
Cg
Cf
Cd
)(1
)11(
)(1
22
ssasa
g
C
RgRs m
f
dmgout Guu
)1)(
(
1
m
dfdgfgf g
CCCCCCsC
38 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC
DACK
Ain
D?
ADC mit sukzessiven Approximationen
39 Ausgewählte Themen des analogen Schaltungsentwurfs
Algorithmus
i=1VDA=Vref/2
VDA=VDA+Ref/2i+1 VDA=VDA-Ref/2i+1
B(n-i) = 0B(n-i) = 1
i = i +1
neinVin>VDA
40 Ausgewählte Themen des analogen Schaltungsentwurfs
DAC
KL
Din
Aout
41 Ausgewählte Themen des analogen Schaltungsentwurfs
DAC
KL
Din
Aout
)('ThGSox VV
L
WCI
)( ThGS
Th
VV
dV
I
dI
L
WC
I
dV
I
dIox
Th
WLdVTh /1~
42 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC
DACK
Ain
D?
ADC mit sukzessiven Approximationen
DACK
Ain
D?
1
43 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC
44 Ausgewählte Themen des analogen Schaltungsentwurfs
Algorithmus 2
i=1VDA=Vref/2
Vin=Vin-Ref/2i+1 Vin=Vin+Ref/2i+1
B(n-i) = 0B(n-i) = 1
i = i +1
neinVin>Vref/2
45 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
46 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
0
Vin
47 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
0
Vin
48 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin
0
1
49 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin
0
1
50 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vre/2
Vref
0 oder 1
51 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vre/2
Vref
0!
52 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin
Vref
1
53 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vref/4
0
0 oder 1
54 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vref/4
0
1
55 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vref/4+Vref/8
0
0 oder 1
56 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vref/4+Vref/8
0
1
57 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vref/4+Vref/8
0
0 oder 1
58 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vref/4+Vref/8
0
1
59 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC mit gewichteten Kondensatoren
KCC2C4C8C
Vin Vref
-Vin+Vref/4+Vref/8
0
1
ADC = 0111
60 Ausgewählte Themen des analogen Schaltungsentwurfs
Algorithmus
i=1
Vin=2(Vin-Ref/4) Vin=2(Vin+Ref/4)
B(n-i) = 0B(n-i) = 1
i = i +1
neinVin>0
61 Ausgewählte Themen des analogen Schaltungsentwurfs
4-bit Subranging ADC
SH 2bit ADC 2bit DAC
+
2bit ADC
0 1 2 3
X4
ErrRNRNIn LSBLSB 21 )(4
4/)4/( 21 ErrRNNIn LSB
Ain
N1 N2
Vin/Vdac
Vinx
x-
+
Vin
Err
62 Ausgewählte Themen des analogen Schaltungsentwurfs
4-bit Subranging ADC
2bit ADC 2bit DAC 2bit ADC
X4
ErrRNRNIn LSBLSB 21 )(4
4/)4/( 21 ErrRNNIn LSB
0 1 2 3
Vin/Vdac
Vin
Err
x-
+
x
Vin
63 Ausgewählte Themen des analogen Schaltungsentwurfs
4-bit Subranging ADC
2bit ADC 2bit DAC 3bit ADC
X2
ErrRNRNIn LSBLSB 21 )(2
2/)2/( 21 ErrRNNIn LSB
0 1 2 3
Vin/Vdac
Vin
Err
x-
+
x
Vin
64 Ausgewählte Themen des analogen Schaltungsentwurfs
3-bit Subranging ADC
1.5bit ADC 1.5bit DAC 1.5bit ADC
-1 0 1
X2x-
+
Vin/Vdac
Vin
x
VinErrRNRNIn LSBLSB 21 )(2
2/)2/( 21 ErrRNNIn LSB
65 Ausgewählte Themen des analogen Schaltungsentwurfs
Algorithmischer ADC
1.5bit ADC 1.5bit DAC
X2x-
+
x
Vin
Vin/Vdac
Vin
-1 0 1
66 Ausgewählte Themen des analogen Schaltungsentwurfs
Algorithmischer ADC
1bit ADC 1bit DAC
0 1
X2x-
+
x
Vin
Vin/Vdac
Vin
ErrRbRbRbA nn 021 ...))2)((
67 Ausgewählte Themen des analogen Schaltungsentwurfs
- ADC
1bit ADC 1bit DAC
0 1
x-
+
Vin/Vdac
Vin
ErrRbRbNA N 01 ...
12 nN
x
Vin
Half range
68 Ausgewählte Themen des analogen Schaltungsentwurfs
- ADC
1bit ADC 1bit DAC
69 Ausgewählte Themen des analogen Schaltungsentwurfs
- ADC
1bit ADC 1bit DAC
70 Ausgewählte Themen des analogen Schaltungsentwurfs
Switched Capacitor
f1 f2
V1 V2
V1 V2
71 Ausgewählte Themen des analogen Schaltungsentwurfs
Switched Capacitor
f1 f2
V1 V2
f1 f2
V1 V2
Q=V1XC Q=V2XC ΔQ=(V1-V2)XC
<I>=(V1-V2)XCXfCK
72 Ausgewählte Themen des analogen Schaltungsentwurfs
Kondensator und parasitäre Kapazitäten
TB
T
B
f1 f2
T
B<I>=(V1-V2)X(C+CT)XfCK
73 Ausgewählte Themen des analogen Schaltungsentwurfs
Ladungspumpe
f1 f1
f2 f2
V1 V2
V2* V2*
74 Ausgewählte Themen des analogen Schaltungsentwurfs
Ladungspumpe
f1 f1
f2 f2
V1 V2
V2* V2*
f1 f2
f2 f1
V1V2
V2* V2*
Q=(V1-V2)C
1/R=C
75 Ausgewählte Themen des analogen Schaltungsentwurfs
Negativer Widerstand
f1 f2
f2 f1
V1 V2
V2* V2*
76 Ausgewählte Themen des analogen Schaltungsentwurfs
Negativer Widerstand
f1 f2
f2 f1
V1 V2
V2* V2*
f1 f2
f2 f1
V1 V2
V2* V2*
Q=(V1-V2)CQ=(V1-V2)C
1/R=-C
77 Ausgewählte Themen des analogen Schaltungsentwurfs
Negativer Widerstand
V1 V2
V2* V2*
1/R=-C
V1 V2
V2* V2*
78 Ausgewählte Themen des analogen Schaltungsentwurfs
Verstärker – Switched Capacitor
inV outV
2C
1C
1f
2f
1f2f
2f
inout VC
CV
2
1
inV outV
2C
1C
1f
2f
1f2f
2f
inV outV
1C
1f
2f
1f2f
2f
79 Ausgewählte Themen des analogen Schaltungsentwurfs
SC – Multiply by two circuit
Vin Ck1
Ck1
Ck1del
Ck2
Ck2 Ck1
Ck1del
Ck2
2Vin
Vout
80 Ausgewählte Themen des analogen Schaltungsentwurfs
SC – Multiply by two circuit
Q
Q
0V
Vin
81 Ausgewählte Themen des analogen Schaltungsentwurfs
SC – Multiply by two circuit
Q
Q
0V
Vin
82 Ausgewählte Themen des analogen Schaltungsentwurfs
SC – Multiply by two circuit
2Q
0V
Vin
0V
2Vin
83 Ausgewählte Themen des analogen Schaltungsentwurfs
SC – Multiply by two circuit
2Q
0V
Vin
0V
2Vin
Floating switches
84 Ausgewählte Themen des analogen Schaltungsentwurfs
Constant Resistance Floating Switch
0
Vdd
0
Vin Vin
Q Q
Vin+Vdd
Principle
Off State On State
85 Ausgewählte Themen des analogen Schaltungsentwurfs
Constant Resistance Floating Switch
Q
On: VddOff: Vdd+Vin
Off: 0On: Vdd+Vin
Off: VddOn: Vdd+Vin
On: VddOff: Vdd
Gate: 2VddGate: Vdd
Gate: VddGate: Vin
On: VinOff: Vin
On: VinOff: 0
Gate: Vdd+VinGate: 0
Practical implementation of switches
Wich gate voltages do we need to control the transistors?
86 Ausgewählte Themen des analogen Schaltungsentwurfs
Constant Resistance Floating Switch
Q
OnB
2Vdd
Vdd
Vdd
0
Vdd
On
OnB OnB
How to generate the gate voltages?
Practical implementation of switch drivers
Level shifter!
87 Ausgewählte Themen des analogen Schaltungsentwurfs
Constant Resistance Floating Switch
Q
OnB
2Vdd
Vdd
Vdd
0
Vdd
On
OnB OnB
Where to connect wells?
Level shifter!
88 Ausgewählte Themen des analogen Schaltungsentwurfs
Constant Resistance Floating Switch
0-Vdd
2Vdd-Vdd
Vdd-2Vdd
Vdd-0
2Vdd-Vdd
Vdd-2Vdd
In
Out
Implementation of the level shifter
89 Ausgewählte Themen des analogen Schaltungsentwurfs
Subtraction of Reference Voltage
Vin Ck1
Ck1
Ck1del
Ck2
Ck2 Ck1
Ck1del
Ck2
2Vin+aVref-bVref
-Vref +Vref
Vout
90 Ausgewählte Themen des analogen Schaltungsentwurfs
ADC Cell
Vin Ck1
Ck1
Ck1del
Ck2
Ck2
-Vref +Vref-Vref/4
+Vref/4
Ld=Ck2
En -Vref
En +Vref
Vout
91 Ausgewählte Themen des analogen Schaltungsentwurfs
Pipeline and Cyclic ADC
Ck1 Ck2 Ck1 Ck2 Ck1 Ck2 Ck1 Ck2
Ck1 Ck2
S
In
InPipeline
Cyclic Needs two iputs and sample signal
92 Ausgewählte Themen des analogen Schaltungsentwurfs
Cyclic ADC Cell
Ck1
Ck1del
SB
Ck2
-Vref +Vref
VinS
S S
SVin
Ck2
To Comp
Ck2
Comp
93 Ausgewählte Themen des analogen Schaltungsentwurfs
Ck1
Ck1delCk2
-Vref +Vref
Ck2
1
94 Ausgewählte Themen des analogen Schaltungsentwurfs
1
95 Ausgewählte Themen des analogen Schaltungsentwurfs
-Vref +Vref
2
96 Ausgewählte Themen des analogen Schaltungsentwurfs
2
97 Ausgewählte Themen des analogen Schaltungsentwurfs
-Vref +Vref
4
98 Ausgewählte Themen des analogen Schaltungsentwurfs
1
99 Ausgewählte Themen des analogen Schaltungsentwurfs
-Vref +Vref
2
100 Ausgewählte Themen des analogen Schaltungsentwurfs
-Vref +Vref
2
101 Ausgewählte Themen des analogen Schaltungsentwurfs
-Vref +Vref
4
102 Ausgewählte Themen des analogen Schaltungsentwurfs
-Vref +Vref
4
103 Ausgewählte Themen des analogen Schaltungsentwurfs
-Vref +Vref
8
104 Ausgewählte Themen des analogen Schaltungsentwurfs
Cyclic ADC Cell with parallel S+A
Vin
Ck1
Ck2
-Vref +Vref
Ck2
Ck1del
VinS
S
SB
In Ck2
Ck1
Ck1
Ck2del
S
In
-Vref +VrefCk2
Comp
Ck1
Comp
To Comp
105 Ausgewählte Themen des analogen Schaltungsentwurfs
Types of Amplifier
Single Input, Single Output
Fully Differential
Pseudo-Differential
106 Ausgewählte Themen des analogen Schaltungsentwurfs
Fully Differential Amplifier with CM Feedback
InPInN CMOutP OutN OutPOutN
CM FeedbackFolded Cascode Amplifier
107 Ausgewählte Themen des analogen Schaltungsentwurfs
3-Stage Pseudo-Differential Amplifier
InPInN CM
OutNOutP
108 Ausgewählte Themen des analogen Schaltungsentwurfs
Symmetry of the Differential CircuitVinP
Ck1
Ck2
-Vref +Vref
Ck2
Ck1del
VinPS
S SB
InP Ck2
Ck1
Ck1
Ck2del
S
InP
-Vref +Vref
To Comp
VinN
Ck1
Ck2Ck1del
S
Ck2
InNInN
Ck1
Ck2delCk1
Ck2
S SB
To Comp
S
S
Ground in Single endend c. is mid point in differential circ.
SignalN = (SignalN+SignalP)/2+(SignalN-SignalP)/2
109 Ausgewählte Themen des analogen Schaltungsentwurfs
Fully Differential AmpVinP
Ck1
Ck2
-Vref +Vref
Ck2
Ck1del
VinPS
S SB
InP Ck2
Ck1
Ck1
Ck2del
S
InP
-Vref +Vref
To Comp
VinN
Ck1
Ck2Ck1del
S
Ck2
InNInN
Ck1
Ck2delCk1
Ck2
S SB
To Comp
S
S
110 Ausgewählte Themen des analogen Schaltungsentwurfs
Common Mode BiasVinP
Ck1
Ck2
-Vref +Vref
Ck2
Ck1del
VinPS
S SB
InP Ck2
Ck1
Ck1
Ck2del
S
InP
-Vref +Vref
To Comp
VinN
Ck1
Ck2Ck1del
S
Ck2
InNInN
Ck1
Ck2delCk1
Ck2
S SB
To Comp
S
SCM CM
111 Ausgewählte Themen des analogen Schaltungsentwurfs
Pseudo-Differential AmpVinP
Ck1
Ck2
-Vref +Vref
Ck2
Ck1del
VinPS
S SB
InP Ck2
Ck1
Ck1
Ck2del
S
InP
-Vref +Vref
To Comp
VinN
Ck1
Ck2Ck1del
S
Ck2
InNInN
Ck1
Ck2delCk1
Ck2
S SB
To Comp
S
SCM
112 Ausgewählte Themen des analogen Schaltungsentwurfs
Common Mode BiasVinP
Ck1
Ck2
-Vref +Vref
Ck2
Ck1del
VinPS
S SB
InP Ck2
Ck1
Ck1
Ck2del
S
InP
-Vref +Vref
To Comp
VinN
Ck1
Ck2Ck1del
S
Ck2
InNInN
Ck1
Ck2delCk1
Ck2
S SB
To Comp
S
S
CM
CM
113 Ausgewählte Themen des analogen Schaltungsentwurfs
Common Mode SubcircuitVinCM
Ck1
Ck2
Ck2
Ck1del
VinCMS
S SB
InCM Ck2
Ck1
Ck1
Ck2del
S
InCM
S
114 Ausgewählte Themen des analogen Schaltungsentwurfs
Auto-Zero Feedback
115 Ausgewählte Themen des analogen Schaltungsentwurfs
Nonidealities of simple Current Memory Cells
V
IOutput Resistance
Charge Injection
Nonlinearity
Biasing
116 Ausgewählte Themen des analogen Schaltungsentwurfs
Nonidealities of simple Current Memory Cells
V
IOutput Resistance
Charge Injection
Nonlinearity
Biasing
117 Ausgewählte Themen des analogen Schaltungsentwurfs
An Active Current Memory Cell
Simple Idea, only one problem solved
118 Ausgewählte Themen des analogen Schaltungsentwurfs
Better Implementation
Three problems solved
119 Ausgewählte Themen des analogen Schaltungsentwurfs
Active Current Memory Cell with Switches Shown
Wr Wr Rd
In Out
120 Ausgewählte Themen des analogen Schaltungsentwurfs
Current Memory Cell with Current Replication
Wr Wr Rd
In Out
121 Ausgewählte Themen des analogen Schaltungsentwurfs
Cyclic ADC Principle
CurrentMemory
Cell
-Iref
Store
+Iref
2X
Sig Too High
Too Low
122 Ausgewählte Themen des analogen Schaltungsentwurfs
Cyclic ADC with four Current Cells
Wr
Rd
Ck
Ck Add/Sub
Wr
Rd
Wr
Rd
Ck
Ck Add/Sub
Wr
Rd
Ref
Ref
Ref
Ref
Too High
Too Low
Too High
Too Low
123 Ausgewählte Themen des analogen Schaltungsentwurfs
Cyclic ADC with for Cells – Illustration
1 2
3 4
5 6
Go to 3…
124 Ausgewählte Themen des analogen Schaltungsentwurfs
wr r r nc
nc nclt lt
nc c c wr
nc nclt lt
rd lt lt rd
wr ncr r
rd lt lt rd
nc wrc c
wr r r nc
rd rdlt lt
nc c c wr
rd rdlt lt
rd lt lt rd
wr ncr r
rd lt lt rd
nc wrc c
S S
2(S-h0R+l0R) 2(S-h0R+l0R)
2(2(2(2(S - h0R + l0R) - h1R + l1R) – h2R + l2R) – h3R + l3R) = Res
wr r r nc
nc nclt lt
S‘
h0 l0
h1 l1
h2 l2
h3 l3
sample state 1 sample state 2 state3 state4
state1 state2 state3 state4 sample state 1
2(2(S-h0R+l0R)-h1R+l1R)
2(2(2(S-h0R+l0R)-h1R+l1R)–h2R+l2R)
memory cell
comparator
rd – readwr – writenc – not connectedr – resetc – comparelt - latched
States:
1. 2.
3. 4.
1. 2.
3. 4.ck2ck1 ck3 ck4
ck6ck5 ck7 ck8 ck9
Res
125 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 2)
Reg. cascode
Double sampling
DEPFET
W
NC
R
R
R
R
L
L
NC
R
R
W R
R
L
L
W
R
1234567
1234567
7 7
7
7 76 65 5
543
543
6 67 7
3
126 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 3)
01234567
01234567
Reg. cascode
Double sampling
DEPFET
NC
W
R
R
C
C
L
L
W
R
R
NC C
C
L
L
W
R
Z
7 76 65 54 4
54
54
6 67 7
4
127 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 4)
Reg. cascode
Double sampling
DEPFET
R
R
W
NC
L
L
R
R
R
W
NC
R L
L
R
R
W
R
01234567
01234567
C
7 76 65 54 4
54
54
6 67 7
4
128 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 5)
7 7
Reg. cascode
Double sampling
DEPFET
R
R
NC
W
L
L
C
C
R
NC
W
R L
L
C
C
R
W
54321
54321
6 67 7
Z
7 76 65 54 43 3
5 56 67 7
5
129 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 6)
Reg. cascode
Double sampling
DEPFET
W
NC
R
R
R
R
L
L
NC
R
R
W R
R
L
L
R
W
7 7
54321
54321
6 67 7
1
7 76 65 54 43 3
5 56 67 7
5
130 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 7)
Double sampling
NC
W
R
R
C
C
L
L
W
R
R
NC C
C
L
L
Reg. cascode
DEPFET
R
W
7 76 6
5432
5432
6 67 7
2
7 76 65 54 43 32 2
6 67 7
6
131 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 8)
Double sampling
R
R
W
NC
L
L
R
R
R
W
NC
R L
L
R
R
Reg. cascode
DEPFET
R
W
7 76 6
5432
5432
6 67 7
2
7 76 65 54 43 32 2
6 67 7
6
132 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 9)
Double sampling
R
R
NC
W
L
L
C
C
R
NC
W
R L
L
C
C
Reg. cascode
DEPFET
R
W
7 76 65 5
543
543
6 67 7
3
7 76 65 54 43 32 21 1
7 7
7
133 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 10)
Reg. cascode
Double sampling
DEPFET
W
NC
R
R
R
R
L
L
NC
R
R
W R
R
L
L
W
R
7 76 65 5
543
543
6 67 7
1234567
1234567
7 7
3
7
134 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 11)
Reg. cascode
Double sampling
DEPFET
NC
W
R
R
C
C
L
L
W
R
R
NC C
C
L
L
W
R
7 76 65 54 4
54
54
6 67 7
4
01234567
01234567
Z
135 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 12)
Reg. cascode
Double sampling
DEPFET
R
R
W
NC
L
L
R
R
R
W
NC
R L
L
R
R
W
R
7 76 65 54 4
54
54
6 67 7
4
01234567
01234567
C
136 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 13)
Reg. cascode
Double sampling
DEPFET
R
R
NC
W
L
L
C
C
R
NC
W
R L
L
C
C
R
W
7 76 65 54 43 3
5 56 67 7
5
7 7
54321
54321
6 67 7
Z
137 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 14)
Reg. cascode
Double sampling
DEPFET
W
NC
R
R
R
R
L
L
NC
R
R
W R
R
L
L
R
W
7 76 65 54 43 3
5 56 67 7
5
7 7
54321
54321
6 67 7
1
138 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 15)
Double sampling
NC
W
R
R
C
C
L
L
W
R
R
NC C
C
L
L
Reg. cascode
DEPFET
R
W
7 76 65 54 43 32 2
6 67 7
6
7 76 6
5432
5432
6 67 7
2
139 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 0)
Double sampling
R
R
W
NC
L
L
R
R
R
W
NC
R L
L
R
R
Reg. cascode
DEPFET
R
W
7 76 65 54 43 32 2
6 67 7
6
7 76 6
5432
5432
6 67 7
2
140 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 1)
Double sampling
R
R
NC
W
L
L
C
C
R
NC
W
R L
L
C
C
Reg. cascode
DEPFET
R
W
7 76 65 54 43 32 21 1
7 7
7
7 76 65 5
543
543
6 67 7
3
141 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 2)
Reg. cascode
Double sampling
DEPFET
W
NC
R
R
R
R
L
L
NC
R
R
W R
R
L
L
W
R
1234567
1234567
7 7
7
7 76 65 5
543
543
6 67 7
3
142 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 3)
01234567
01234567
Reg. cascode
Double sampling
DEPFET
NC
W
R
R
C
C
L
L
W
R
R
NC C
C
L
L
W
R
Z
7 76 65 54 4
54
54
6 67 7
4
143 Ausgewählte Themen des analogen Schaltungsentwurfs
DCD2 (CNT = 4)
Reg. cascode
Double sampling
DEPFET
R
R
W
NC
L
L
R
R
R
W
NC
R L
L
R
R
W
R
01234567
01234567
C
7 76 65 54 4
54
54
6 67 7
4