计算机电路基础

计算机电路基础

上海第二工业大学计算机与信息学院上海第二工业大学计算机与信息学院

第九章时序逻辑电路

复习　　触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。　　触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等 5 种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。　　各种不同逻辑功能的触发器的特性方程为：RS 触发器： Qn+1=S+RQn ，其约束条件为： RS ＝ 0JK 触发器： Qn+1=JQn+KQn

D 触发器： Qn+1=DT 触发器： Qn+1=TQn+TQn

T ＇触发器： Qn+1=Qn

　　同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。

9.19.1 时序逻辑电路概述时序逻辑电路概述

退出退出

9. 2 9. 2 时序逻辑电路的分析方法时序逻辑电路的分析方法

9. 3 9. 3 时序逻辑电路的设计方法时序逻辑电路的设计方法

9.4 9.4 寄存器、锁存器和移位寄存器寄存器、锁存器和移位寄存器

9.5 9.5 计数器计数器

第 9 章时序逻辑电路第 9 章时序逻辑电路

时序逻辑电路概述

1 、时序电路的特点

时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。

2 、时序电路逻辑功能的表示方法

时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图 6 种方式表示，这些表示方法在本质上是相同的，可以互相转换。

逻辑表达式有：

tkQQQWWWHQ

rjQQQXXXGW

miQQQXXXFY

nq

nnrk

nk

nq

nnpjj

nq

nnpii

,,2,1 ),,,;,,,(

,,2,1 ),,,;,,,(

,,2,1 ),,,;,,,(

21211

2121

2121

输出方程

状态方程激励方程

3 、时序电路的分类

（ 1 ）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

（ 2 ）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

电路图时钟方程、驱动方程和输出方程

状态方程

状态图、状态表或时序图

判断电路逻辑功能

1 2

3

5

9.2 时序逻辑电路的分析方法

时序电路的分析步骤：时序电路的分析步骤：

计算4

Y

Q1

Q1

Q2

Q2

1J C11K

1J C11K

1J C11K

&

Q0

Q0

FF0 FF1 FF2

CP

CPCPCPCP 012

例例

nnQQY 21

nn

nn

nn

QKQJ

QKQJ

QKQJ

2020

0101

1212

时钟方程：

输出方程：输出仅与电路现态有关，为穆尔型时序电路。

同步时序电路的时钟方程可省去不写。

驱动方程：

1

写方程式

2 求状态方程

JK 触发器的特性方程：

nnn QKQJQ 1

将各触发器的驱动方程代入，即得电路的状态方程：

nnnnnnnn

nnnnnnnn

nnnnnnnn

QQQQQQKQJQ

QQQQQQKQJQ

QQQQQQKQJQ

2020200001

0

0101011111

1

1212122221

2

3 计算、列状态表

nn

nn

nn

nn

QQY

QQ

QQ

QQ

21

21

0

01

1

11

2

0 0 00 0 10 1 00 1 11 0 01 0 11 1 0

1 1 1

0 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0

00001100000

10

0

0

10

11

12

Y

Q

Q

Q

n

n

n

000

10

1

0

10

11

12

Y

Q

Q

Q

n

n

n

000

10

0

1

10

11

12

Y

Q

Q

Q

n

n

n

000

10

1

1

10

11

12

Y

Q

Q

Q

n

n

n

110

01

0

0

10

11

12

Y

Q

Q

Q

n

n

n

110

01

1

0

10

11

12

Y

Q

Q

Q

n

n

n

000

01

0

1

10

11

12

Y

Q

Q

Q

n

n

n

000

01

1

1

10

11

12

Y

Q

Q

Q

n

n

n

4 画状态图、时序图

000→ 001→ 011

/1↑ 　　　　 ↓ /0

100← 110← 111

/0 /0

/0 /0

(a) 有效循环

010 101

(b) 无效循环

/0

/1

排列顺序： /Y nnn QQQ 012

状态图

CP

Q0

Q1

Q2

Y

5

电路功能

时序图

有效循环的 6 个状态分别是 0 ～ 5 这 6 个十进制数字的格雷码，并且在时钟脉冲 CP 的作用下，这 6 个状态是按递增规律变化的，即：

000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第 6 个脉冲计数时，计数器又重新从 000 开始计数，并产生输出 Y ＝ 1 。

Q0

Q0

FF0 FF1

CP

Y

Q1

Q1

1T C1

1T C1

&

=1

X

“ 1”例例

输出方程：输出与输入有关，为米利型时序电路。

同步时序电路，时钟方程省去。

驱动方程：

1

写方程式

nn QXQXY 11

10

01

T

QXT n

nnnn

nnnn

QQQTQ

QQXQTQ

00000

10111

1

1

2 求状态方程

T 触发器的特性方程：


nn QTQ 1


n

nn

nnn

QXY

QQ

QQXQ

1

00

101

1

100

10

0000

0

11

Y

Q

Qn

n

100

01

1100

0

11

Y

Q

Qn

n

110

10

1010

0

11

Y

Q

Qn

n

110

01

0110

0

11

Y

Q

Qn

n

001

10

1001

0

11

Y

Q

Qn

n

001

01

0101

0

11

Y

Q

Qn

n

111

10

0011

0

11

Y

Q

Qn

n

111

01

1111

0

11

Y

Q

Qn

n

4

00 01

11 10

0/1 1/0 1/1 0/1

0/1

1/0

1/1

0/1

CP

X

Q0

Q1

Y

(a) 状态图 (b) 时序图

5

电路功能

由状态图可以看出，当输入 X ＝ 0 时，在时钟脉冲 CP 的作用下，电路的 4 个状态按递增规律循环变化，即：

00→01→10→11→00→…当 X ＝ 1 时，在时钟脉冲 CP 的作用下，电路的 4 个状态按递减规律循环变化，即：

00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个 2 位二进制同步可逆计数器。

画状态图

时序图

同步时序逻辑电路分析方法总结

1. 分析给定的电路图，判断是同步还是异步，主要观察 CP信号连接的方法。

2. 判断出触发器的类型，马上联想到触发器的特性方程。然后根据电路图，写出输出方程，方法同第 3 、 5 章的组合逻辑电路的方法类似，并写出驱动方程。根据特性方程写出状态方程并进行相应的化简。

3. 列出状态转换表，并画出状态转换图和时序图。需要注意的是状态图上的条件的表明。

4. 对于逻辑功能的说明要观察特性和规律来总结。

5. 还需注意的是在状态图中的无效状态的问题，对于无效状态能在 CP 作用下自动进入有效状态则称此电路有自启动能力。如果不行则没有自启动能力，如果没有自启动能力的电路是不可靠的，要进行改进。

CPQ2

Q2

1D C1

1D C1

Q1

Q1

FF0 FF1 FF2

1D C1

Q0

Q0

例例

电路没有单独的输出，为穆尔型时序电路。

异步时序电路，时钟方程：

驱动方程：

1

写方程式

CPCPQCPQCP 00112 ，，

nnn QDQDQD 001122 ，，

上升沿时刻有效



CP

Q

Q

001

0

0111

1

1221

2

nn

nn

nn

QDQ

QDQ

QDQ

DQn 1

2 求状态方程

D 触发器的特性方程：



CP

Q

Q

01

0

011

1

121

2

nn

nn

nn

QQ

QQ

QQ

CP,10

Q,10

Q ,10

10

01

1

11

2

n

n

n

Q

Q

Q

CP,01

0

0

10

11

12

n

n

n

Q

Q

Q

不变

不变

CP,10

Q,01

0

10

01

1

12

n

n

n

Q

Q

Q 不变

CP,01

1

0

10

11

12

n

n

n

Q

Q

Q

不变

不变

CP,10

Q,10

Q ,01

10

01

1

11

2

n

n

n

Q

Q

Q

CP,01

0

,1

10

11

12

n

n

n

Q

Q

Q

不变

不变

CP,10

Q,01

1

10

01

1

12

n

n

n

Q

Q

Q 不变

CP,01

1

1

10

11

12

n

n

n

Q

Q

Q

不变

不变

000←001←010←011

↓ ↑

111→110→101→100

(a) 状态图 (b) 时序图

CP

Q0

Q1

Q2

排列顺序： nnn QQQ 012

4

5 电路功能由状态图可以看出，在时钟脉冲 CP 的作用下，电路的 8 个状态按递减规律循环变化，即：

000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个 3 位二进制异步减法计数器。

画状态图、时序图

设计要求

原始状态图

最简状态图

画电路图

检查电路能否自启动

1 2

4

6

9.3 时序逻辑电路的设计方法

时序电路的设计步骤：时序电路的设计步骤：

选触发器，求时钟、输出、状态、

驱动方程

5

状态分配

3

化简

例例1 建立原始状态图

设计一个按自然态序变化的 7 进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。

000→ 001→ 010→ 011

↓ /0

110← 101← 100 /0 /0

/0 /0 /0排列顺序： /Y nnn QQQ 012

/1

状态化简2

状态分配3

已经最简。

已是二进制状态。

4 选触发器，求时钟、输出、状态、驱动方程

因需用 3 位二进制代码，选用 3 个 CP 下降沿触发的 JK 触发器，分别用 FF0 、 FF1 、 FF2 表示。

由于要求采用同步方案，故时钟方程为：

CPCPCPCP 210

输出方程：

nnQQY 21

Y的卡诺图

00 01 11 10

0 0 0 1 0

1 0 0 × 0

nnQQ 12nQ0

(a) 10nQ 的卡诺图

00 01 11 10

0 1 1 0 1

1 0 0 × 0

nnQQ 12nQ0

(b) 11nQ 的卡诺图

00 01 11 10

0 0 1 0 0

1 1 0 × 1

nnQQ 12nQ0

(c) 12nQ 的卡诺图

00 01 11 10

0 0 0 0 1

1 0 1 × 1

nnQQ 12nQ0

nnnnnn

nnnnnn

nnnn

nnnnn

QQQQQQ

QQQQQQ

QQQQ

QQQQQ

212011

2

102101

1

0012

01021

0

1

状状态态方方程程

不化简，以便使之与 JK 触发器的特性方程的形式一致。

检查电路能否自启动6

0

0

01

212011

2

102101

1

00121

0

nnnnnn

nnnnnn

nnnnn

QQQQQQ

QQQQQQ

QQQQQ

将无效状态 111 代入状态方程计算：

可见 111 的次态为有效状态 000 ，电路能够自启动。

nn QQJ 120 、 10 K

nQJ 01 、 nn QQK 021 nn QQJ 012 、 nQK 12

YFF0 FF1 FF2

CP

Q1

Q1

Q2

Q2

1J C11K

1J C1 1K

1J C11K

&

Q0

Q0

&

1

&

&

比较，得驱动方程：

nnnnnn

nnnnnn

nnnnn

QQQQQQ

QQQQQQ

QQQQQ

212011

2

102101

1

00121

0 1

电路图

5

nnn QKQJQ 1

设计一个串行数据检测电路，当连续输入 3 个或 3 个以上 1 时，电路的输出为 1 ，其它情况下输出为 0 。例如：

输入 X 101100111011110输出 Y 000000001000110

例例

1 建立原始状态图

S0 S1

S2S3

设电路开始处于初始状态为 S0 。

第一次输入 1 时，由状态 S0 转入状态 S1 ，并输出 0 ；

1/0X/Y

若继续输入 1 ，由状态 S1 转入状态 S2 ，并输出 0 ；

1/0

如果仍接着输入 1 ，由状态 S2

转入状态 S3 ，并输出 1 ；

1/1

此后若继续输入 1 ，电路仍停留在状态 S3 ，并输出 1 。

1/1

电路无论处在什么状态，只要输入 0 ，都应回到初始状态，并输出 0 ，以便重新计数。

0/00/0

0/0

0/0

0/0

1/0

1/0

1/0

1/0

0/0

(c) 二进制状态图

10

0/0

1/1

00 01

0/0

1/0

1/0

1/0

1/0

0/0

(b) 简化状态图

S2

0/0

1/1

S0 S1

原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。

状态化简2 状态分配3

1/0

0/0

1/1

0/0 0/0 1/0

1/1

(a) 原始状态图

S3 S2

0/0 S0 S1

所得原始状态图中，状态 S2 和 S3 等价。因为它们在输入为 1 时输出都为 1 ，且都转换到次态 S3 ；在输入为 0 时输出都为 0 ，且都转换到次态 S0 。所以它们可以合并为一个状态，合并后的状态用 S2

表示。

S0=00S1=01S2=10

4 选触发器，求时钟、输出、状态、驱动方程选用 2 个 CP 下降沿触发的 JK 触发器，分别用 FF0 、 FF1 表示。采用同步方案，即取：

输出方程

nXQY 1

状态方程

(a) 10

nQ 的卡诺图

X 00 01 11 10

0 0 0 × 0

1 1 0 × 0

nnQQ 01

nnn QQXQ 011

0 nnnn XQQXQQ 1101

1

(b) 11

nQ 的卡诺图

X 00 01 11 10

0 0 0 × 0

1 0 1 × 1

nnQQ 01

Y的卡诺图

X 00 01 11 10

0 0 0 × 0

1 0 0 × 1

nnQQ 01

nnnn

nnnn

XQQXQQ

QQQXQ

1101

1

0011

0 0

nnn QKQJQ 1


电路图

5

XKXQJ

KQXJn

n

101

010

1

Y

FF0 FF1

1

X

Q1

Q1

1J C11K

1J C11K

&

Q0

Q0CP

&

1

&


将无效状态 11 代入输出方程和状态方程计算：

电路能够自启动。

例例设计一个异步时序电路，要求如右图所示状态图。

000→ 001→ 010

↑ ↓

101← 100← 011

/0 /0

/0 /0

/1 /0排列顺序： /Y nnn QQQ 012

4 选触发器，求时钟、输出、状态、驱动方程

选用 3 个 CP 上升沿触发的 D 触发器，分别用 FF0 、 FF1 、 FF2 表示。

输出方程

00 01 11 10

0 0 0 × 0

1 0 0 × 1

nnQQ 12nQ0

Y的卡诺图

nnQQY 02

次态卡诺图

00 01 11 10

0 001 011 ××× 101

1 010 100 ××× 000

nQ0

nnQQ 12

次态卡诺图

CP

Q0

Q1

Q2

t1 t2 t3 t4 t5 t6

时钟方程：

CPCP 0

01 QCP

02 QCP

FF0 每输入一个 CP 翻转一次，只能选 CP 。选择时钟脉冲的一个选择时钟脉冲的一个基本原则：在满足翻基本原则：在满足翻转要求的条件下，触转要求的条件下，触发沿越少越好。发沿越少越好。

FF1 在 t2 、 t4 时刻翻转，可选 Q

0 。FF2 在 t4 、 t6 时刻翻转，可选 Q

0 。

CP

Q0

Q1

Q2

t1 t2 t3 t4 t5 t6

(a) 10nQ 的卡诺图

00 01 11 10

0 1 1 × 1

1 0 0 × 0

nnQQ 12nQ0

nn QQ 01

0

nnn QQQ 121

1

nn QQ 11

2

00 01 11 10

0 × × × ×

1 1 0 × 0

nnQQ 12nQ0

(b) 11

nQ 的卡诺图(c) 12nQ 的卡诺图

00 01 11 10

0 × × × ×

1 0 1 × 0

nnQQ 12nQ0

00 01 11 10

0 001 011 ××× 101

1 010 100 ××× 000

nQ0

nnQQ 12

次态卡诺图

n

nn

n

QD

QQD

QD

12

121

00

Q2

Q2

YQ0

Q0

FF0 FF1 FF2Q1

Q1

1D C1

&

CP 1D C1&1D

C1电路图

5


将无效状态 110 、 111 代入输出方程和状态方程计算：

电路能够自启动。

特性方程：

110→ 111→ 100 /0 /1

本节小结：时序电路的特点是：在任何时刻的输出不仅和

输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。

时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。

时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等 6 种方法来描述，它们在本质上是相通的，可以互相转换。　　时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。

在数字电路中，能够记忆输入脉冲个数的电路称为计数器。

计数器

二进制计数器

十进制计数器

N 进制计数器

加法计数器

同步计数器

异步计数器

减法计数器可逆计数器加法计数器减法计数器可逆计数器

二进制计数器十进制计数器N 进制计数器

······

二进制计数器1 、二进制同步计数器

3 位二进制同步加法计数器

选用 3 个 CP 下降沿触发的 JK 触发器，分别用 FF0 、 FF1 、 FF2 表示。

状态图

nnn QQQC 012输出方程：

CPCPCPCP 210时钟方程：

时序图

FF0 每输入一个时钟脉冲翻转一次

FF1 在 Q0=1 时，在下一个 CP 触发沿到来时翻转。

FF2 在 Q0=Q1=1 时，在下一个CP 触发沿到来时翻转。

100 KJnQKJ 011

nnQQKJ 0122

Q0

Q0

CFF0 FF1 FF2

CP

Q1

Q1

Q2

Q2

1J C11K

1J C1 1K

1J C11K

&

&1

&

电路图

由于没有无效状态，电路能自启动。

nnn

nnnnn

nn

n

QQQQKJ

QQKJ

QKJ

KJ

013211

0122

011

00 1

推广到n 位二进制同步加法计数器

驱动方程

输出方程nnn

nnn QQQQC 0121

3 位二进制同步减法计数器


状态图

输出方程：

CPCPCPCP 210时钟方程：nnn QQQB 012

CP

Q0

Q1

Q2

B

时序图

FF0 每输入一个时钟脉冲翻转一次FF1 在 Q0=0 时，在下一个 CP 触发沿到来时翻转。FF2 在 Q0=Q1=0 时，在下一个CP 触发沿到来时翻转。

100 KJnQKJ 011

nnQQKJ 0122

Q0

Q0

B1

FF0 FF1 FF2

CP

Q1

Q1

Q2

Q2

1J C11K

1J C1 1K

1J C11K

&

&

&

电路图

由于没有无效状态，电路能自启动。

nnn

nn

nnn

nn

n

QQQQKJ

QQKJ

QKJ

KJ

013211

0122

011

00 1

推广到n 位二进制同步减法计数器

驱动方程

输出方程nnn

nn

n QQQQB 0121

3 位二进制同步可逆计数器设用 U/D 表示加减控制信号，且 U/D ＝ 0 时作加计数， U/D ＝ 1 时作减计数，则把二进制同步加法计数器的驱动方程和 U/D 相与，把减法计数器的驱动方程和 U/D 相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。

nnnn

nn

QQDUQQDUKJ

QDUQDUKJ

KJ

010122

0011

00

//

//

1

输出方程nnnnnn QQQDUQQQDUBC 210210 ///

Q0

Q0

C/B

1FF0 FF1 FF2

CP

Q1

Q1

Q2

Q2

1J C11K

1J C11K

1J C11K

≥ 1& ≥ 1&≥ 1&1

U/D

电路图

74LS161

Q0 Q1 Q2 Q3

(b) 逻辑功能示意图(a) 引脚排列图

16 15 14 13 12 11 10 9

74LS161

1 2 3 4 5 6 7 8

VCC CO Q0 Q1 Q2 Q3 CTT LD

CR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3

CTT

CTP

CP

CO

LD

4 位集成二进制同步加法计数器 74LS161/163

①CR=0 时异步清零。 ②CR=1 、 LD=0 时同步置数。③CR=LD=1 且 CPT=CPP=1 时，按照 4 位自然二进制码进行同步二进制计数。④CR=LD=1 且 CPT·CPP=0 时，计数器状态保持不变。

74LS16374LS163 的引脚排列和的引脚排列和 74LS16174LS161 相同，相同，不同之处是不同之处是 74LS16374LS163 采用同步清零方式。采用同步清零方式。

CC4520

Q0 Q1 Q2 Q3


16 15 14 13 12 11 10 9

CC4520

1 2 3 4 5 6 7 8

VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP

1CP 1EN

1Q0 1Q1 1Q2 1Q3 1CR VSS EN CP CR

双 4 位集成二进制同步加法计数器 CC4520

①CR=1 时，异步清零。②CR=0 、 EN=1 时，在 CP 脉冲上升沿作用下进行加法计数。③CR=0 、 CP=0 时，在 EN 脉冲下降沿作用下进行加法计数。④CR=0 、 EN=0 或 CR=0 、 CP=1 时，计数器状态保持不变。

D1 Q1 Q0 CT

U/D

Q2 Q3 GND

RC

CO/BO

LD

74LS191

Q0 Q1 Q2 Q3


16 15 14 13 12 11 10 9

74LS191

1 2 3 4 5 6 7 8

VCC D0 CP RC CO/BO LD D2 D3

D0 D1 D2 D3

CT

U/D

CP

4 位集成二进制同步可逆计数器 74LS191

U/D 是加减计数控制端； CT 是使能端； LD 是异步置数控制端；D0 ～ D3 是并行数据输入端； Q0 ～ Q3 是计数器状态输出端； CO/BO 是进位借位信号输出端； RC 是多个芯片级联时级间串行计数使能端， CT ＝ 0 ， CO/BO ＝ 1 时， RC ＝ CP ，由 RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。

4 位集成二进制同步可逆计数器 74LS193

BO

CO

LD

74LS193

Q0 Q1 Q2 Q3


16 15 14 13 12 11 10 9

74LS193

1 2 3 4 5 6 7 8

VCC D0 CR CO BO LD D2 D3

D1 Q1 Q0 CPD CPU

Q2 Q3 GND D0 D1 D2 D3

CR

CPU

CPD

CR 是异步清零端，高电平有效； LD 是异步置数端，低电平有效；CPU 是加法计数脉冲输入端； CPD 是减法计数脉冲输入端； D0 ～D3 是并行数据输入端； Q0 ～ Q3 是计数器状态输出端； CO 是进位脉冲输出端； BO 是借位脉冲输出端；多个 74LS193级联时，只要把低位的 CO端、 BO端分别与高位的 CPU 、 CPD 连接起来，各个芯片的 CR端连接在一起， LD端连接在一起，就可以了。

2 、二进制异步计数器

3 位二进制异步加法计数器

状态图


输出方程： nnn QQQC 012

时钟方程：

时序图

FF0 每输入一个时钟脉冲翻转一次，

FF1 在 Q0 由 1 变 0 时翻转，

FF2 在 Q1 由 1 变 0 时翻转。

CPCP 0

01 QCP

12 QCP

3 个 JK 触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以 3 个触发器都应接成 T＇型。

1

1

1

22

11

00

KJ

KJ

KJ

C

Q0 Q1 Q2

Q0 Q1 Q21

FF0 FF1 FF2

CP 1J C11K

1J C11K

1J C11K

&

驱动方程：

电路图

3 位二进制异步减法计数器

状态图


输出方程： nnn QQQB 012

CP

Q0

Q1

Q2

时钟方程：

时序图

FF0 每输入一个时钟脉冲翻转一次，

FF1 在 Q0 由 0 变 1 时翻转，

FF2 在 Q1 由 0 变 1 时翻转。

CPCP 0

01 QCP

12 QCP

3 个 JK 触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以 3 个触发器都应接成 T＇型。

1

1

1

22

11

00

KJ

KJ

KJ驱动方程：

电路图

CP

Q0 　 Q1 Q2

Q0 　 Q1 Q2

　 B

FF0 FF1 FF2

C1 C1 C1

&

T＇触发器的触发沿连接规律

上升沿下降沿

加法计数 1 ii QCP 1 ii QCP

减法计数 1 ii QCP 1 ii QCP

二进制异步计数器级间连接规律

4 位集成二进制异步加法计数器 74LS197

CP1

CP0

74LS197

Q0 Q1 Q2 Q3


14 13 12 11 10 9 8

74LS197

1 2 3 4 5 6 7

VCC CR Q3 D3 D1 Q1 CP0

CT/LD

Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3

CT/ LD

CR

①CR=0 时异步清零。 ②CR=1 、 CT/LD=0 时异步置数。③CR=CT/LD=1 时，异步加法计数。若将输入时钟脉冲 CP 加在CP0端、把 Q0 与 CP1 连接起来，则构成 4 位二进制即 16 进制异步加法计数器。若将 CP 加在 CP1端，则构成 3 位二进制即 8 进制计数器， FF0 不工作。如果只将 CP 加在 CP0端， CP1 接 0 或1 ，则形成 1 位二进制即二进制计数器。

选用 4 个 CP 下降沿触发的 JK 触发器，分别用 FF0 、FF1 、 FF2 、 FF3 表示。

十进制计数器1 、十进制同步计数器

状态图

输出方程：

时钟方程：

nnQQC 03

CPCPCPCPCP 3210

十进制同步加法计数器

( a ) 1

0

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 1 1 × 1

0 1 0 0 × 0

1 1 0 0 × ×

1 0 1 1 × ×

nn QQ 23

nn QQ 01

nnQQ 0100 01 11 10

00 0001 0101 ×××× 1001

01 0010 0110 ×××× 0000

11 0100 1000 ×××× ××××

10 0011 0111 ×××× ××××

nnQQ 23

次态卡诺图

nnnn QQQQ 0001

0 11

( b ) 1

1

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 0 0 × 0

0 1 1 1 × 0

1 1 0 0 × ×

1 0 1 1 × ×

nn QQ 23

nn QQ 01 nnnnnn QQQQQQ 101031

1 00 01 11 10

00 0 1 × 0

01 0 1 × 0

11 1 0 × ×

10 0 1 × ×

nnQQ 23

nnQQ 01

(c) 1

2

nQ 的卡诺图

nnnnnn

nnnnnnnn

QQQQQQ

QQQQQQQQ

201201

02120121

2

00 01 11 10

00 0 0 × 1

01 0 0 × 0

11 0 1 × ×

10 0 0 × ×

nnQQ 23

nnQQ 01

(d) 1

3

nQ 的卡诺图nnnnnnn QQQQQQQ 303012

13

状态方程

nnnn

nn

nnn

QKQQQJ

QQKJ

QKQQJ

KJ

030123

0122

01031

00

,

,

1

CFF0 FF1 FF2 FF3Q1

Q1

Q0

Q0

1

CP

Q2

Q2

1J C11K

1J C1 1K

1J C11K

&

&

&

Q3

Q3

1J C11K

&&

电路图


将无效状态 1010 ～ 1111 分别代入状态方程进行计算，可以验证在 CP 脉冲作用下都能回到有效状态，电路能够自启动。

nnnnnnn

nnnnnnn

nnnnnn

nnn

QQQQQQQ

QQQQQQQ

QQQQQQ

QQQ

3030121

3

2012011

2

101031

1

001

0 11

nnn QKQJQ 1

十进制同步减法计数器

选用 4 个 CP 下降沿触发的 JK 触发器，分别用 FF0 、FF1 、 FF2 、 FF3 表示。

状态图

输出方程：

时钟方程：

nnnn QQQQB 0123

CPCPCPCPCP 3210

( a ) 1

0

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 1 1 × 1

0 1 0 0 × 0

1 1 0 0 × ×

1 0 1 1 × ×

nn QQ 23

nn QQ 01

nnnn QQQQ 0001

0 11

( b ) 1

1

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 0 1 × 1

0 1 0 0 × 0

1 1 1 1 × ×

1 0 0 0 × ×

nn QQ 23

nn QQ 01

nnnnnn

nnnnnnnnn

QQQQQQ

QQQQQQQQQ

101032

010130121

1

nnnnnn

nnnnnnnn

QQQQQQ

QQQQQQQQ

201203

02120231

2

nnnnnnn QQQQQQQ 3030121

3

状态方程

00 01 11 10

00 0 0 × 1

01 0 1 × 0

11 0 1 × ×

10 0 1 × ×

nnQQ 23

nnQQ 01

(c) 1

2

nQ 的卡诺图

00 01 11 10

00 1 0 × 0

01 0 0 × 1

11 0 0 × ×

10 0 0 × ×

nnQQ 23

nnQQ 01

(d) 1

3

nQ 的卡诺图

次态卡诺图

Q0

Q0

FF0 FF1 FF2 FF3

B

Q1

Q1

Q2

Q2

1

CP

1J C11K

1J C1 1K

1J C11K

&

&

&

Q3

Q3

1J C11K

&&

&



nnnn

nnnn

nnnn

QKQQQJ

QQKQQJ

QKQQQJ

KJ

030123

012032

010231

00

,

,

,

1

电路图

nnnnnnn

nnnnnnn

nnnnnnn

nnn

QQQQQQQ

QQQQQQQ

QQQQQQQ

QQQ

3030121

3

2012031

2

1010231

1

001

0 11

nnn QKQJQ 1

十进制同步可逆计数器

集成十进制同步计数器集成十进制同步加法计数器 74160 、 74162 的引脚排列图、逻辑功能示意图与 74161 、 74163 相同，不同的是， 74160和 74162 是十进制同步加法计数器，而 74161 和 74163 是 4位二进制（ 16 进制）同步加法计数器。此外， 74160 和 74162 的区别是， 74160 采用的是异步清零方式，而 74162 采用的是同步清零方式。74190 是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与 74191 相同。74192 是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与 74193 相同。

把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，并用 U/D 作为加减控制信号，即可获得十进制同步可逆计数器。

选用 4 个 CP 上升沿触发的 D 触发器，分别用 FF0 、FF1 、 FF2 、 FF3 表示。

2 、十进制异步计数器

状态图

输出方程：

nnQQC 03

十进制异步加法计数器

时序图

时钟方程

CPCP 0

01 QCP

12 QCP

FF0 每输入一个 CP 翻转一次，只能选 CP 。

选择时钟脉冲的一个基本原则：在满足选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。翻转要求的条件下，触发沿越少越好。

FF1 在 t2 、 t4 、 t6 、 t8 时刻翻转，可选Q0 。FF2 在 t4 、 t8 时刻翻转，可选 Q

1 。FF3 在 t8 、 t10 时刻翻转，可选 Q0 。

03 QCP

( a ) 1

0

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 1 1 × 1

0 1 0 0 × 0

1 1 0 0 × ×

1 0 1 1 × ×

nn QQ 23nn QQ 01状

态方程

nn QQ 01

0

( b ) 1

1

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 × × × ×

0 1 1 1 × 0

1 1 0 0 × ×

1 0 × × × ×

nn QQ 23nn QQ 01

nnn QQQ 131

1

00 01 11 10

00 × × × ×

01 × × × ×

11 1 0 × ×

10 × × × ×

nnQQ 23nnQQ 01

(c) 1

2

nQ 的卡诺图

nn QQ 21

2

00 01 11 10

00 × × × ×

01 0 0 × 0

11 0 1 × ×

10 × × × ×

nnQQ 23

nnQQ 01

(d) 1

3

nQ 的卡诺图

nnn QQQ 121

3

nn

n

nn

n

QQD

QD

QQD

QD

123

22

131

00

nnn

nn

nnn

nn

QQQ

QQ

QQQ

QQ

121

3

21

2

131

1

01

0

DQn 1


Q0

Q0

YFF0 FF1 FF2 FF3Q2

Q2

Q1

Q1

Q3

Q3

1D C1

1D C1

&

CP & 1D C1

&1D C1

电路图


十进制异步减法计数器

选用 4 个 CP 上升沿触发的 JK 触发器，分别用 FF0 、FF1 、 FF2 、 FF3 表示。

状态图

输出方程：

nnnn QQQQB 0123

时序图

时钟方程

CPCP 0

01 QCP

12 QCP

FF0 每输入一个 CP 翻转一次，只能选 CP 。

选择时钟脉冲的一个基本原则：在满足选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。翻转要求的条件下，触发沿越少越好。

FF1 在 t2 、 t4 、 t6 、 t8 时刻翻转，可选Q0 。FF2 在 t4 、 t8 时刻翻转，可选 Q

1 。FF3 在 t8 、 t10 时刻翻转，可选 Q0 。

03 QCP

( a ) 1

0

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 1 1 × 1

0 1 0 0 × 0

1 1 0 0 × ×

1 0 1 1 × ×

nn QQ 23nn QQ 01状

态方程

nn QQ 01

0

( b ) 1

1

nQ 的卡诺图

0 0 0 1 1 1 1 0

0 0 0 1 × 1

0 1 × × × ×

1 1 × × × ×

1 0 0 0 × ×

nn QQ 23nn QQ 01

nnnnn QQQQQ 12131

1

00 01 11 10

00 × 0 × 1

01 × × × ×

11 × × × ×

10 × × × ×

nnQQ 23nnQQ 01

(c) 1

2

nQ 的卡诺图

nn QQ 21

2

00 01 11 10

00 1 0 × 0

01 × × × ×

11 × × × ×

10 0 0 × ×

nnQQ 23

nnQQ 01

(d) 1

3

nQ 的卡诺图

nnnn QQQQ 1231

3


电路图


1

1

1

1

3123

22

1231

00

KQQJ

KJ

KQQJ

KJ

nn

nn

，

，

nnnnn

nnn

nnnnn

nnn

QQQQQ

QQQ

QQQQQ

QQQ

33121

3

221

2

11231

1

001

0

1

11

1)(

11

nnn QKQJQ 1

CP1 R0A R0B NC VCC S0A S0B

14 13 12 11 10 9 8

74LS90

1 2 3 4 5 6 7

CP0 NC Q0 Q3 GND Q1 Q2

74LS90

S0A S0B R0A R0B

Q0 Q3 Q1 Q2

CP0

CP1

(a) 引脚排列图 (b) 逻辑功能示意图

集成十进制异步计数器74LS90

N 进制计数器

1 、用同步清零端或置数端归零构成 N 进置计数

器

2、用异步清零端或置数端归零构成 N 进置计数

器（ 1 ）写出状态 SN-1 的二进制代码。（ 2 ）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（ 3 ）画连线图。

（ 1 ）写出状态 SN 的二进制代码。（ 2 ）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（ 3 ）画连线图。

利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的 N 进制计数器的方法。

在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163 ；均采用异步方式的有 74LS193 、 74LS197 、 74LS192 ；清零采用异步方式、置数采用同步方式的有 74LS161 、 74LS160 ；有的只具有异步清零功能，如 CC4520 、 74LS190 、74LS191 ； 74LS90 则具有异步清零和异步置 9 功能。

用 74LS163 来构成一个十二进制计数器。（ 1 ）写出状态 SN-1 的二进制代码。

（ 3 ）画连线图。

nnnNN QQQPPPPLDCR 013111111 ,

SN-1 ＝ S12-1 ＝ S11 ＝ 1011（ 2 ）求归零逻辑。

例例

D0 ～ D3 可随意处理

D0 ～ D3 必须都接0

用 74LS197 来构成一个十二进制计数器。（ 1 ）写出状态 SN 的二进制代码。

（ 3 ）画连线图。

nnNN QQPPPPLDCTCR 23112 ,/

SN ＝ S12 ＝ 1100（ 2 ）求归零逻辑。

例例



用 74LS161 来构成一个十二进制计数器。

nnQQCR 23

SN ＝ S12 ＝ 1100

例例



SN-1 ＝ S11 ＝ 1011

nnn QQQLD 013

3 、提高归零可靠性的方法

4 、计数器容量的扩展

异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。

100100 进制计数器进制计数器

CP1

Q0 Q1 Q2 Q3

S9A S9B R0A R0B

CP1

CPCP0

74LS90(个位)

N1=10

Q0 Q1 Q2 Q3

S9A S9B R0A R0B

CP0

74LS90(十位)

N2=10



同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。同步计数器级联的方式有两种，一种级间采用串行进位方式，即异步方式，这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异步方式的速度较慢。另一种级间采用并行进位方式，即同步方式，这种方式一般是把各计数器的 CP端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。

1212 位二进制计数器（慢速计数方式）位二进制计数器（慢速计数方式）

D4 D5 D6 D7

CTT

CTP

CP

CTT

CTP

CP

CO

LD

CR

74LS161(0)

Q0 Q1 Q2 Q3

D0 D1 D2 D3

CTT

CTP

CP

1

1

1

CO

LD

CR

Q4 Q5 Q6 Q7

1

1

CO

LD

CR

Q8 Q9 Q10 Q11

D8 D9 D10 D11

1

1

74LS161(1)

74LS161(2

1

1212 位二进制计数器（快速计数方位二进制计数器（快速计数方式）式）

在此种接线方式中，只要片 1 的各位输出都为 1 ，一旦片 0的各位输出都为 1 ，片 2 立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片 1 的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。

本节小结：

　　计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。

　　计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成 N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得 N进制计数器。

寄存器

基本寄存器基本寄存器

退出退出

移位寄存器移位寄存器

寄存器的应用寄存器的应用

在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储 1 位二进制代码，存放 n 位二进制代码的寄存器，需用 n 个触发器来构成。

按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

基本寄存器1 、单拍工作方式基本寄存器

D1

1D C1

Q0 Q0

D0

FF0

1D C1

Q1 Q1

FF1

1D C1

Q2 Q2

D2

FF2

1D C1

Q3 Q3

D3

FF3

CP

无论寄存器中原来的内容是什么，只要送数控制时钟脉冲 CP上升沿到来，加在并行数据输入端的数据 D0 ～ D3 ，就立即被送入进寄存器中，即有：

01231

01

11

21

3 DDDDQQQQ nnnn

2 、双拍工作方式基本寄存器

CP

D1

1D C1

Q0 Q0

D0

FF0

1D C1

Q1 Q1

FF1

1D C1

Q2 Q2

D2

FF2

1D C1

Q3 Q3

D3

FF3

CR

RD RD RDRD

00000123 nnnn QQQQ

（ 1 ）清零。 CR=0 ，异步清零。即有：

01231

01

11

21

3 DDDDQQQQ nnnn

（ 2 ）送数。 CR=1 时， CP 上升沿送数。即有：

（ 3 ）保持。在 CR=1 、 CP 上升沿以外时间，寄存器内容将保持不变。

移位寄存器1 、单向移位寄存器

Q0 Q1 Q2 Q3Di D0 D1 D2 D31D

C1

1D

C1

1D

C1

1D

C1

Q0 Q1 Q2 Q3

FF0 FF1 FF2 FF3

CP移位时钟脉冲

右移输出右移

输入 Q0 Q1 Q2 Q3

并行输出4 位右移移位寄存器

CPCPCPCPCP 3210

nnni QDQDQDDD 2312010 、、、

nnnnnni

n QQQQQQDQ 21

311

201

11

0 、、、

时钟方程：

驱动方程：

状态方程：

Q0 Q1 Q2 Q3Di D0 D1 D2 D31D

C1

1D

C1

1D

C1

1D

C1

Q0 Q1 Q2 Q3

FF0 FF1 FF2 FF3

CP移位时钟脉冲

右移输出右移

输入 Q0 Q1 Q2 Q3

Q0 Q1 Q2 Q3

FF0 FF1 FF2 FF3

D0 D1 D2 D31D

C1

1D

C1

1D

C1

1D

C1

Q0 Q1 Q2 Q3

CP

移位时钟脉冲

左移输出左移输入

Di

Q0 Q1 Q2 Q3

并行输出4 位左移移位寄存器

CPCPCPCPCP 3210

innn DDQDQDQD 3322110 、、、

innnnnnn DQQQQQQQ 133

122

111

10 、、、

时钟方程：

驱动方程：

状态方程：

Q0 Q1 Q2 Q3

FF0 FF1 FF2 FF3

D0 D1 D2 D31D

C1

1D

C1

1D

C1

1D

C1

Q0 Q1 Q2 Q3

CP

移位时钟脉冲

左移输出左移输入

Di

Q0 Q1 Q2 Q3

单向移位寄存器具有以下主要特点：（ 1 ）单向移位寄存器中的数码，在 CP 脉冲操作下，可以依次右移或左移。（ 2 ） n 位单向移位寄存器可以寄存 n 位二进制代码。 n 个 CP 脉冲即可完成串行输入工作，此后可从 Q0 ～ Qn-1端获得并行的 n 位二进制数码，再用 n 个 CP 脉冲又可实现串行输出操作。（ 3 ）若串行输入端状态为 0 ，则 n 个 CP 脉冲后，寄存器便被清零。

2 、双向移位寄存器

D0 D1 D2 D3

FF0 FF1 FF2 FF3

Q0 Q1 Q2 Q31D

C1

1D

C1

1D

C1

1D

C1

Q0 Q1 Q2 Q3

CP

DSL&

≥ 1&

≥ 1&

≥ 1&

≥ 1

1

DSR

M

Q0 Q1 Q2 Q3

SLnn

nnn

nnn

nSR

n

MDQMQ

MQQMQ

MQQMQ

MQDMQ

21

3

311

2

201

1

11

0

nn

nn

nn

SRn

QQ

QQ

QQ

DQ

21

3

11

2

01

1

10

SLn

nn

nn

nn

DQ

QQ

QQ

QQ

13

31

2

21

1

11

0

M=0 时右移 M=1 时左移

(a) 引脚排列图

16 15 14 13 12 11 10 9

74LS194

1 2 3 4 5 6 7 8

VCC Q0 Q1 Q2 Q3 CP M1 M0

CR DSR D0 D1 D2 D3 DSL GND

M1

M0

DSL

74LS194

Q0 Q1 Q2 Q3

(b) 逻辑功能示意图

D0 D1 D2 D3

CR

CP

DSR

3 、集成双向移位寄存器 74LS194

寄存器的应用1 、环形计数器

结构特点结构特点 nnQD 10 即将 FFn-1 的输出 Qn-1 接到 FF0 的输入端

D0 。工工作作原原理理

根据起始状态设置的不同，在输入计数脉冲 CP 的作用下，环形计数器的有效状态可以循环移位一个 1 ，也可以循环移位一个 0 。即当连续输入 CP 脉冲时，环形计数器中各个触发器的 Q端或端，将轮流地出现矩形脉冲。

1 1 1 1 0 0 0 0 → 1 0 0 0→ 0 1 0 0← 1 0 0 1

↓ ↑ 　　 ↓

1 1 1 0→ 0 111→ 0 0 1 1→ 0 0 0 1← 0 0 1 0← 0 1 0 1← 1 0 11

↑ 11 0 0→ 0 11 0← 1 1 0 1

排列顺序： nnnn QQQQ 3210

能自启动的 4 位环形计数器

状状态态图图

由 74LS194构成的能自启动的 4 位环形计数器

时时序序图图

启动信号 CR

DSR

M1

M0

DSL

74LS194

Q0 Q1 Q2 Q3

D0 D1 D2 D3

0 1 1 1

&

&1

1

CP G2

G1

(a) 逻辑电路图

(b) 时序图

CP

Q0

Q1

Q2

Q3

2 、扭环形计数器

结构特点结构特点 nnQD 10

状状态态图图

即将 FFn-1 的输出 Qn-1 接到 FF0 的输入端D0 。

0100→1010→1101→0110

↑ 　　无效循环 ↓

1001←0010←0101←1011

0000→1000→1100→1110

↑ 有效循环 ↓

0001←0011←0111←1111


能自启动的 4 位扭环形计数器

F F 0 F F 1 F F 2 F F 3

Q 0 Q 1 Q 2 Q 3 D 0 D 1 D 2 D 31 D

C 1

1 D

C 1

1 D

C 1

1 D

C 1

C PQ 0 Q 1 Q 2 Q 3

0 0 0 0 → 1 0 0 0 → 1 1 0 0 → 1 1 1 0 ← 1 1 0 1 ← 1 0 1 0 ← 0 1 0 0 ← 1 0 0 1 ← 0 0 1 0

↑ 有效循环 ↓ ↑

0 0 0 1 ← 0 0 1 1 ← 0 1 1 1 ← 1 1 1 1 0 1 0 1 ← 1 0 1 1 ← 0 1 1 0

(a ) 逻辑图

(b ) 状态图

&&


本节小结：

　　寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。　　寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。　　寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。

计数器型顺序脉冲发生器

在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。

计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。

顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为 1 ，或者轮流为0 。前面介绍过的环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器。

时序图时序图

译码器

nnnnn

nn

QQQQQ

QQ

10101

1

01

0

nn

nn

nn

nn

QQY

QQY

QQY

QQY

013

012

011

010电电路路图图

计数器

D0

D1D2

D3

STA Y0

STB Y1

STC Y2Y3

Y4

Y5Y6

Y7

LDCRCTT

CTP

Q0

Q1Q2

Q3

CO

74LS16374LS138

计数器译码器

1

CPY0

Y1

Y2Y3

Y4

Y5Y6

Y7

用集成计数器用集成计数器 74LS16374LS163 和集成和集成 33 线线 -8-8 线线译码器译码器 74LS13874LS138 构成的构成的 88 输出顺序脉冲发输出顺序脉冲发生器。生器。

移位型顺序脉冲发生器移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成。其中环形计数器的输出就是顺序脉冲，故可不加译码电路就可直接作为顺序脉冲发生器。

Q0 FF0 Q0 Q1 FF1 Q1 Q2 FF2 Q2 Q3 FF3 Q3

CP 1D C1 1D C1 1D C1 1D C1

&&

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

& & && & & &&

CP

Q0

Q1

Q2

Q3

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

时时序序图图

Documents

计 算 机 电 路 基 础

计算机电路基础