מבוא למעגלים משולבים Copyright UC Berkeley 2000 מהפכים שערי CMOS - מהפכים פרופ ’ יוסי שחם לפי ההרצאות של יאן ראבאי

מבוא למעגלים משולביםCopyright UC Berkeley 2000

מהפכיםמהפכים

מהפכים - CMOSשערי

פרופ’ יוסי שחם

לפי ההרצאות של יאן ראבאי מברקלי



שערים ספרתיים - עקרונות פעולה

פונקציונליות•

אמינות, יציבות•

שטח•

ביצועים•

מהירות<<

<< הספק

<< אנרגיה



רעש במעגלים משולבים ספרתיים

VDDv(t)

i(t)

(a) Inductive coupling (b) Capacitive coupling (c) Power and ground

noise



DCאפיין מעבר

V(x)

V(y)

VOH

VOL

VM

VOHVOL

fV(y)=V(x)

Switching Threshold

Nominal Voltage Levels

V(y)V(x)



הקשר בין אפיין המעבר לערכים הספרתיים של מהפך

"1"

"0"

VOH

VIH

VIL

VOL

UndefinedRegion

V(x)

V(y)

VOH

VOL

VIH

VIL

Slope = -1

Slope = -1



Noiseהגדרת שולי הרעש ( margins(

VIH

VIL

UndefinedRegion

"1"

"0"

VOH

VOL

NMH

NML

Gate Output Gate Input

Noise Margin High

Noise Margin Low



תכונת הרגנרציה

(a) A chain of inverters.

v0, v2, ...

v1, v3, ... v1, v3, ...

v0, v2, ...

(b) Regenerative gate

f(v)

finv(v)

finv(v)

f(v)

(c) Non-regenerative gate

v0 v1 v2 v3 v4 v5 v6

...



Fan-in and Fan-out

N

M

(a) Fan-out N

(b) Fan-in M



שער אידאלי

Vin

Vout

g=

Ri =

Ro = 0



אפיין מעבר של מהפך אמיתי

0.0 1.0 2.0 3.0 4.0 5.0Vin (V)

1.0

2.0

3.0

4.0

5.0

Vo

ut (V

)

VMNMH

NML



הגדרת השהיה

tpHL

tpLH

t

t

Vin

Vout

50%

50%

tr

10%

90%

tf



מתנד טבעתי

v0 v1 v2 v3 v4 v5

v0 v1 v5

T = 2 tp N



בזבוז הספק בשער



CMOSמהפך



מבט ראשון - CMOSמהפך VDD

Vin Vout

CL



תרשים - CMOSמהפך

Polysilicon

InOut

Metal1

VDD

GND

PMOS

NMOS

1.2 m=2



מודל מתג של טרנזיסטור

Ron

|VGS| > |VT||VGS| > |VT|

|VGS|



מודל מתגים - CMOSמהפך

VDD VDD

VoutVout

Vin = VDD Vin = 0

Ron

Ron

VOH = VDD

VOL= 0

VM = Ronp) f(Ronn,



תופעת מעבר - CMOSמהפך

VDD

Vout

Vin = VDD

Ron

CL

tpHL = f(Ron.CL)

= 0.69 RonCL

t

Vout

VDD

RonCL

1

0.5

ln(0.5)

0.36



CMOSתכונות מהפך

תנופת מתח - מלוא הפרש המתח בין הספק החיובי •לשלילי (או קו משותף)

אפיין מעבר סימטרי•

השהיה שתלויה בקיבול ובהתנגדות של הטרנזיסטורים•

אין הפסד הספק סטטי•

מעברת זרם ישר דרך הטרנזיסטורים.•



אפיין מעבר



PMOSקו עומס של

VDSp

IDp

VGSp=-5

VGSp=-2VDSp

IDnVin=0

Vin=3

Vout

IDnVin=0

Vin=3

Vin = VDD-VGSpIDn = - IDp

Vout = VDD-VDSp

Vout

IDnVin = VDD-VGSpIDn = - IDp

Vout = VDD-VDSp



PMOSעם עומס NMOSאפיין מתג

In,pVin = 5

Vin = 4

Vin = 3

Vin = 0

Vin = 1

Vin = 2

NMOSPMOS

Vin = 0

Vin = 1

Vin = 2Vin = 3

Vin = 4

Vin = 4

Vin = 5

Vin = 2Vin = 3



CMOSאפיין מעבר מהפך

Vout

Vin1 2 3 4 5

12

34

5

NMOS linPMOS off

NMOS satPMOS sat

NMOS offPMOS lin

NMOS satPMOS lin

NMOS linPMOS sat



.CMOSאפיין מעבר (סימולציה) של מהפך

0.0 1.0 2.0 3.0 4.0 5.0Vin (V)

0.0

2.0

4.0

Vo

ut (V

)



של שער) VMמתח סף למיתוג (

0.1 0.3 1.0 3.2 10.01.0

2.0

3.0

4.0

kp/kn

VM



עבור מהפך MOSמודל טרנזיסטור

rogmvgsvgs

+

-

S

DG



.VIHו- VILקביעת



השהיה



CMOSתופעת מעבר במהפך

VDD

Vout

Vin = VDD

Ron

CL

tpHL = f(Ron.CL)

= 0.69 RonCL

t

Vout

VDD

RonCL

1

0.5

ln(0.5)

0.36



CMOSהשהיה במהפך

VDD

Vout

Vin = VDD

CLIav

tpHL = CL Vswing/2

Iav

CL

kn VDD

~



חישובי קיבולים

VDD VDD

VinVout

M1

M2

M3

M4Cdb2

Cdb1

Cgd12

Cw

Cg4

Cg3

Vout2

Fanout

Interconnect

VoutVin

CL

SimplifiedModel



CMOSמהפך

Polysilicon

InOut

Metal1

VDD

GND

PMOS

NMOS

1.2 m=2



אפקט מילר

Vin

M1

Cgd1Vout

V

V

Vin

M1

Vout V

V

2Cgd1

“A capacitor experiencing identical but opposite voltage swings at both its terminals can be replaced by a capacitor to ground, whose value is two times the original value.”



חישובי הקיבולים השונים של מהפך



השפעת זמן העלייה על ההשהיהt p

HL(n

sec

)

0.35

0.3

0.25

0.2

0.15

trise (nsec)10.80.60.40.20



VDDתלות ההשהיה ב-

0

4

8

12

16

20

24

28

2.00 4.001.00 5.003.00

Nor

mal

ized

Del

ay

VDD (V)



CMOSחישובי הספק בשער

• Dynamic Power Consumption

• Short Circuit Currents

• Leakage

Charging and Discharging Capacitors

Short Circuit Path between Supply Rails during Switching

Leaking diodes and transistors



הפסדי הספק דינמיים

Energy/transition = CL * Vdd2

Power = Energy/transition * f = CL * Vdd2 * f

Need to reduce CL, Vdd , and f to reduce power.

Vin Vout

CL

Vdd

Not a function of transistor sizes!



התלות בטכנולוגיה של CMOSשערי



האבולוציה של הטכנולוגיה



)1התקדמות הטכנולוגיה (

Minimum Feature Size



)2התקדמות הטכנולוגיה (

Number of components per chip



השנויים בהשהיה כתלות בטכנולוגיה



מודלים לתלות בטכנולוגיה

• Full Scaling (Constant Electrical Field)

• Fixed Voltage Scaling

• General Scaling

ideal model — dimensions and voltage scaletogether by the same factor S

most common model until recently —only dimensions scale, voltages remain constant

most realistic for todays situation —voltages and dimensions scale with different factors



התלות בממדים בהתקנים עם תעלה ארוכה



התלות בממדים בהתקנים עם תעלה קצרה



מהפכים ביפולרים



Resistor-Transistor Logic

Vin

Vout

Vcc

RB

RC

Q1

Vin

Vout

SaturationCutof f

Forward-active

VCE(sat)

VCC

VB E(on) V in(eos)

VTC of nonsaturating gate



RTLאפיין מעבר של מהפך

0.0 1.0 2.0 3.0 4.0 5.0Vin

0.0

1.0

2.0

3.0

4.0

5.0V

ou

t

FO=5

FO=2

FO=1

FO=0

VOH is function of fan-out



RTLתופעת מעבר במהפך

0.00e+00 5.00e-10 1.00e-09 1.50e-09 2.00e-09t

0.0

1.0

2.0

3.0

4.0

5.0V

ou

t

tp = 290 psec !!!!



ECLמהפך Vcc

RC

Q1

Vc c

RC

Q2 VrefVin

Vout2Vout1

IEE

VEE

Vx

Core of gate:The differential pairor “current switch”



לוגיקה עם יציאה בודדת ולוגיקה דיפרנציאלית

VinVin

Vout1 Vout2

Vout1

Vout2

Vout1Vout2 Vout2Vout1

DifferentialSingle-ended



עם עומס ECLשער

Vcc

RC

Q1

Vc c

RC

Q2 Vre fVin

IEE

VEE

Vx

Vc cVcc

VEE

RB

Vout2Vout1

Q4Q3

VC1 VC2

Emitter-followeroutput driver



רשת ממתח למהפך ביפולרי

Q5

R1

R2R3

D1

D2

Vref

VCC

VEE

Issues:•Temperature variations•Device variations



ECLאפיין מעבר ל

VCC – VBE (on)

VCC – VBE(on) – IEERC

Vin

Vout

Vout2

Vout1

V r ef

+/– n T

Q1 saturates



ECLאפיין מעבר

Vswing = IEE RC



ECLסימולציה של אפיין מעבר של

–1.5 –1.3 –1.1 –0.9 –0.7 –0.5Vin (V)

–1.30

–1.20

–1.10

–1.00

–0.90

–0.80

–0.70V

out (

V)

Vout1 Vout2



עם עומס בודד ECLשער

Vcc

RC

Q1Vin

IE E

VE E

Vx

Vc c

Q3

Vcc

RC

Q1

IEE

VEE

RB

VE E

Cd Cbe

Cc s

Cbc Cbc

CbeCd

CbeVout1

FAN-OUT

VC1

Cbc



סימולציה של זרמים בצמד דיפרנציאלי

0 0.1 0.2Time (nsec)

–1

0

1

Col

lect

or

curr

ent

(nor

mal

ized

)

10 mA 5 mA

1 mA

0.5 mA

IC1

IC2



ECLהשהיה בשער



ECLתופעת מעבר בשער

0 0.2 0.4 0.6 0.8 1.0

t (nsec)

–1.30

–1.10

–0.90

–0.70V

(V

olt)

Vout1V in



ECLתלות ההשהיה בזרם בשער

0 5 10 15 200

50

100

150

200

IE E (mA)

t pLH

(pse

c)



ECLפיזור הספק בשער



חוקי מזעור בטכנולוגיות ביפולריות



חוקי מזעור בטכנולוגיות ביפולריות

Documents

מבוא למעגלים משולבים Copyright UC Berkeley 2000 מהפכים שערי CMOS - מהפכים פרופ ’ יוסי שחם לפי ההרצאות של יאן ראבאי