11 Sekvencijalna logika.ppt

DIGITALNA ELEKTRONIKA II

II. Elektroniki sklopovi

Sekvencijalna logika Kombinacijska logika: stanja na izlazu odreena iskljuivo trenutnim ulaznim stanjima (dosad pokazano)

Sekvencijalna logika: izlazi nisu odreeni samo ulazima ve i sekvencom ili slijedom ulaza koji su doveli do trenutnog stanja. Drugim rijeima, sklopovi koji koriste ovu logiku zavise o prolim ulaznim stanjima - imaju svojstva memorije.


Sekvencijalna logikaOpeniti sekvencijalni sustav: kombinacijska logika + memorija + povratna veza sklopovi koji mogu pohraniti binarnu informaciju


Sekvencijalna logikaSekvencijalni sklopovi mogu se podijeliti na sinkrone i asinkrone. Kod sinkronih sustava ulazi, izlazi i unutranja stanja su uzorkovana u tono odreenim vremenskim trenucima, definiranim signalom takta (clock-a).Sklopovlje asinkronih sustava u bilo kojem trenutku moe promijeniti stanje s obzirom na promjenu stanja na ulazima.


Sekvencijalna logikaJedni od najeih sekvencijalnih sklopova: multivibratori. Multivibratori su openito sklopovi koji imaju dva izlaza koji su meusobno komplementarni te nijedan, jedan ili vie ulaza. Izlaze najee oznaavamo sa i (umjesto ponekad se koriste i oznake Q , _Q , Q_ ).


Sekvencijalna logikaRazlikujemo tri osnovne grupe multivibratora:Bistabilni multivibrator: Oba izlazna stanja su stabilna-sklop ostaje u jednom od mogua dva stanja sve dok ulazni signal ne prouzrokuje promjenu (djeluje kao memorijski element)Monostabilni multivibrator: Jedno stanje je stabilno, a drugo kvazistabilno. Sklop ostaje u stabilnom stanju dok ulaznim signalom ne prouzrokujemo dovoenje sklopa u kvazistabilno stanje. U takvom stanju ostaje odreeno vrijeme, a potom se automatski vraa u stabilno stanje.Astabilni multivibrator: Oba stanja su kvazistabilna. Sklop ostaje u svakom od njih odreeni vremenski period, a potom automatski prelazi u drugo kvazistabilno stanje nema ulaza automatski oscilira sa odreenom frekvencijom


Sekvencijalna logikaMultivibratori se mogu koristiti za generiranje impulsnih signalabistabilni multivibrator - naponski skokmonostabilni multivibrator - pravokutni impulsastabilni multivibrator - pravokutni val

Osim toga:Monostabili i kao sklopovi za kanjenje propagacije digitalnog signalaBistabili kao temeljni memorijski sklopovi u digitalnim sustavima.


Sekvencijalna logikaBistabil ima dva izlaza, pri emu jedan uvijek pokazuje komplementarnu vrijednost od drugoga.Bistabil ima dva stabilna stanja i sve dok je prikljuen na izvor napajanja ne mijenja stanja na svojim izlazima. Iako se u literaturi moe pronai da se za sve bistabile koristi izraz flip-flopovi, tonije ih je podijeliti u dvije skupine:Razinom okidani bistabil (latch): Bistabil koji daje odziv na svojim izlazima zavisno o naponskoj razini ulaznih signala (tj. o trenutnom logikom stanju ulaza). Bridom okidani bistabil (flip-flop): Ovaj bistabil daje odziv na ulazne promjene samo u vremenskim trenutku promjene (brida) jednog ulaznog signala, tzv. signala takta.


Razinom okidani bistabili Temeljni tip bistabila: SR bistabil (SET-RESET) prikazan na slici. Dva ulaza oznaena su sa S i R, a izlazi sa i SR bistabil realiziran pomou dva NILI sklopaNILI tablica istinetonije: zabranjeno!


Razinom okidani bistabili (SR bistabil)R=1, S=0 (Reset bistabila Q=0):NILI vrata:R=1 gornja NILI vrata sigurno imaju 0 na izlazu (Q=0) (pogledati tablicu istine NILI vrata) donja NILI vrata onda imaju 0 na oba ulaza 0 Q=1QS=1 donja NILI vrata sigurno imaju 0 na izlazu (Q=0) (pogledati tablicu istine NILI vrata) gornja NILI vrata onda imaju 0 na oba ulaza 0 Q=1R=0, S=1 (Set bistabila Q=1):R=0, S=0 (Memorijski mod):Pretpostavimo stanje prije (n-1 stanje): Qn-1=1, Qn-1=0: Qn-1=1 donja NILI vrata sada (u n-tom stanju) sigurno imaju 0 na izlazu (Qn=0) gornja NILI vrata sada imaju 0 na oba ulaza 0 Qn=1 Qn, Qn ostaju nepromijenjena i nakon postavljanja oba ulaza na 0 (u ovom, n-tom stanju)Pretpostavimo stanje prije: Qn-1=0, Qn-1=1: Qn-1=1 gornja NILI vrata sigurno imaju 0 na izlazu (Qn=0) donja NILI vrata onda imaju 0 na oba ulaza 0 Qn=1 Qn, Qn ostaju nepromijenjena i nakon postavljanja oba ulaza na 0


Razinom okidani bistabili (SR bistabil)R=1, S=1 (Zabranjeno stanje!):NILI vrata:Oba NILI vrata sigurno imaju 0 na izlazu (Q=0, Q=0). S ovim je naruen uvjet da izlazi moraju biti komplementarni, to moe dovesti do neodreenog stanja na izlazima (efektivno, istovremeno pokuavamo istovremeno postaviti (SET) na 1 i ponititi (RESET) izlaz Q)!QPretpostavimo da se nakon ovoga postavi R=0, S=0: Npr. pretpostavimo da se prvo gornja NILI vrata postave u 1 (tj. prvo Q=1). U tom trenutku na ulazima donjih vrata vie nisu stanja 0 i 0 ve 1 i 0, pa se izlaz donjih vrata sada postavi u stabilnu 0 (Q=0). Dakle, rezultat je Q=1, Q=0. Meutim, ako donja NILI vrata prvo dosegnu 1 na svom izlazu, istim mehanizmom se dobije stanje izlaza Q=0, Q=1.Zakljuak: ako se nakon zabranjenog stanja dogodi situacija R=0, S=0 ne zna se u kojem e se od dva mogua stabilna stanja nai izlazi ovo je razlog zato je R=1, S=1 zabranjeno!Na poetku su oba ulaza ali i oba izlaza na 0. Meutim, kako NILI vrata daju 1 na izlazu ako imaju sve 0 na ulazima, ovo stanje je neodrivo. Stoga oba vrata pokuavaju dati 1 na svojim izlazima. Meutim, uvijek e jedna vrata postii ovo stanje malo prije, ali ne znamo koja.


Razinom okidani bistabili (SR bistabil) Ovu vrstu bistabila moemo smatrati za jednostavan oblik elektrine memorije jer sklop pamti koji je od dva ulaza posljednji imao vrijednost logike 1. Vremenski dijagram SR bistabila (stanje ulaza S i R, te izlaza Q,Q)zapamena 1 (SET)izbrisana 1 (RESET)


Razinom okidani bistabili (SR bistabil sa E ulazom)esto je korisno omoguiti upravljanje radom bistabila na nain da signal sa ulaza bude omoguen u nekim trenucima, a onemoguen u drugim. Neto sloeniji sklop SR bistabila sa tri ulaza omoguava takvo upravljanje - jednostavnim dodavanjem dva I sklopa na ulaze SR bistabila kako pokazuje slika:SR bistabilSimbol sklopaIzvedba SR bistabila sa E ulazom


R

Q

Q

R'

S'

E

S

S

E

R

Q

Q

Razinom okidani bistabili (SR bistabil sa E ulazom)Ulaz E (Enable) koristi se za omoguavanje ili zabranu djelovanja ulaza na SR bistabil ovo je dodatni kontrolni ulaz. Kad je ulaz E = 0, S i R su u 0, bez obzira na stanja ulaza S i R (jer I vrata daju na svojim izlazima uvijek 0, bez obzira na stanje ulaza). SR bistabil


R

Q

Q

R'

S'

E

S

Razinom okidani bistabili (SR bistabil sa E ulazom)Zbog toga je bistabil u memorijskom modu rada, dakle za E=0 onemoguena je promjena stanja na izlazu. No, kada je ulaz E = 1, izlazi I vrata prate ulaze (kao da I vrata niti ne postoje, tj. S=S i R=R) - stanja se postavljaju ovisno o ulazima S i R na ve opisani nain za SR bistabil. Drugim rijeima, SR bistabil sa E ulazom se tada ponaa potpuno isto kao obian SR bistabil.SR bistabil


R

Q

Q

R'

S'

E

S

Razinom okidani bistabili (D bistabil)Zabranjeno stanje SR bistabila (S = R = 1) izbjegava se zabranom postavljanja oba ulaza u 1. To se postie D (Data) bistabilom koji je zapravo modificirani SR bistabil sa E ulazom. Jedina modifikacija je dodan inverter (NE vrata) na R ulazu. Inverter osigurava da se bit sa ulaza dovodi na S, R ulaze SR bistabila na nain da su uvijek obrnuti (D=1 S=1, R=0; D=0 S=0, R=1):a) Jedna od moguih izvedbi D bistabila; b) Simbol sklopaSR bistabil sa E ulazomSRE


S'

R'

Q

Q

E

D

D

E

Q

Q

Razinom okidani bistabili (D bistabil)D bistabil ima dva ulaza D i E. Za E = 1, izlaz Q postaje jednak trenutnoj vrijednosti D, a za E = 0, Q zadrava zadnju vrijednost koju je imao. Moemo rei da je, nakon E=0 zadnja vrijednost ulaza ostaje zapamena na izlazu bistabila (Q) bez obzira na daljnje promjene ulaza.Nakon ovoga, bistabil pamti zadnju vrijednost sa ulaza (u ovom primjeru 1) i ignorira daljnje promjene na ulazu


Razinom okidani bistabili (D bistabil)Na ovaj nain zapravo nam je omogueno pohranjivanje jednog bita informacije pa se D bistabili uglavnom koriste u grupama kako bi se pohranile itave rijei Pohranjivanje 8-bitnog podatka s 8 D bistabila (8-bitni registar ili latch)Za primjer prikazan na slici izlazi Y0 Y7 su identini ulazima X0 X7 ukoliko je ulaz E = 1. Postavljanjem ulaza E u 0, izlazi su zamrznuti u stanjima kakva su bila u trenutku kada je E postavljen u 0, dakle pohranjuje se neka odreena binarna vrijednost (u ovom primjeru 8 bitova tj. 1 byte). Trenutak kada se ulazi ele zapamtiti se bira promjenom E ulaza sa 1 na 0.


Bridom okidani bistabili esto puta se kod digitalnih sklopova pojavljuje potreba za sinkronizacijom rada veeg broja razliitih sklopova i korisno je precizno upravljati trenucima kada sklop moe mijenjati stanja.Bridom okidani bistabili su sastavljeni od osnovnih razinom upravljanih bistabila, a upravljani su signalom takta kao ulaznim signalom. Takt, CK (eng. ClocK, ponekad i CLK), je signal pravokutnog valnog oblika prikazan na slici:a) Signal takta;b) Pozitivni brid; c) Negativni brid


Bridom okidani bistabili Simbol SR bistabila okidanog pozitivnim bridom; Simbol SR bistabila okidanog negativnim bridom (uoiti krui na ulazu koji simbolizira inverziju ili logiku negaciju u ovom sluaju inverzija se odnosi na CK ulaz, esto se koristi i crta (potez) iznad naziva CK, kao za inverzno Q )Uoiti da ulaz takta CK kod bridom okidanih bistabila efektivno zamjenjuje E ulaz razinom okidanih bistabila, jer mu je i temeljna funkcija ista da kontrolira kada bistabil uope moe reagirati na ulaze


Bridom okidani bistabili Bridom okinuti bistabil uzima uzorke signala s ulaza samo na bridovima signala takta i izlazi se mijenjaju samo kao rezultat pojave brida signala takta. Bridom okidan SR bistabil razlikuje se od razinom okidanog SR bistabila po tome to ulazi djeluju na ovaj sklop samo za vrijeme pozitivnog, odnosno negativnog brida takta (ovisno o vrsti sklopa) > kod razinom okidanog bistabila postoji odreeni vremenski prozor u kojem se ulaz moe promijeniti (npr. zbog smetnje koja nepredvidljivo mijenja razinu napona) i time dovesti do neoekivanih stanja. to je vremenski prozor ui, manja je mogunost da se ovo dogodi. Ako se izlaz postavlja samo za vrijeme brida, ovaj vremenski prozor je minimalno mogu, pa je samim tim mogunost neoekivanog stanja minimalna - moe se smatrati da sklop reagira samo u jednom trenutku (za vrijeme brida), a ne u vremenskom intervalu. Dodatno, esto elimo da se izlazi mijenjaju samo u trenutku kad se ulazi ele zapamtiti (a ostatak vremena ostaju nepromijenjeni, bez obzira na ulaze). Kod razinom okidanih bistabila, izlazi se mogu mijenjati sa ulazima tijekom itavog trajanja prije spomenutog vremenskog prozora (npr. sve dok je E=1), to moe biti problem za sklop koji je spojen na izlaz bistabila.


Bridom okidani bistabili (SR bistabil okidan pozitivnim bridom)SR bistabil okidan pozitivnim bridom (tzv. master-slave sklop): a) Sklop; b) Tablica istinitosti


Bridom okidani bistabili (SR bistabil okidan pozitivnim bridom)Dok CK=0, E ulaz prvog bistabila (master) je 1 izlazi (Q, Q) master-a prate stanje na ulazu (S,R). No drugi bistabil (slave) ima E=0 (ulazi su mu iskljueni), pa ignorira promjene na svom ulazu (na izlazu ostaje zadnje zapameno stanje).

U trenutku kad CK prijee iz 0 u 1 (pozitivan brid) , prvo se slave ukljui (jer mu je sada E=1) i zapamti vrijednosti na svom ulazu (tj. zadnju vrijednost na izlazu master-a). Odmah nakon ovoga (jer postoji (vrlo) malo kanjenje propagacije signala kroz inverter) E ulaz od mastera se postavi u 0, te se master iskljuuje od ulaza. Nakon ovoga bilo kakve daljnje promjene stanja na ulazu master ignorira.master slave


Bridom okidani bistabili (SR bistabil okidan pozitivnim bridom)Ako CK ostaje u 1, svaka daljnja promjena na ulazu (S,R) ignorirana je od strane master-a (jer mu je E=0) izlaz master-a se ne mijenja ulaz slave-a se ne mijenja izlaz slave-a se ne mijenja (iako mu je E=1, tj. iako je ukljuen)

Kada CK prijee iz 1 nazad u 0 (negativni brid), slave se opet iskljuuje, a odmah nakon ovoga master se ukljuuje i poinje pratiti ulaze. No, ovo nema efekta na slave-a, jer je iskljuen (ima E=0). Rezultat izlaz ostaje i dalje nepromijenjen.KRAJNJI REZULTAT: IZLAZI SE MIJENJAJU JEDINO U TRENUTKU POZITIVNOG BRIDA!master slave


Bridom okidani bistabili (SR bistabil okidan pozitivnim bridom)Vremenski dijagram SR bistabila okidanog pozitivnim bridom Izlaz Q se (zavisno o stanja ulaza) mijenja samo u trenutku pozitivnog brida ulaza takta CK. U svim ostalim trenutcima bistabil je slijep za stanja ulaza!


D bistabil okidan pozitivnim bridom:a) Simbol; b) Nadomjesna shema; c) Tablica istinitosti Bridom okidani bistabili (D bistabil okidan pozitivnim bridom)


Bridom okidani bistabili Vremenski dijagram D bistabila okidanog pozitivnim bridomIzlaz Q prati stanje ulaza D samo u trenutku pozitivnog brida ulaza CK. U svim ostalim trenutcima bistabil ignorira stanje na ulazu D i Q se ne mijenja, bez obzira na D!Uoiti takoer da izlazni signal Q ima isti oblik kao ulazni D, samo to je pomjeren u desno (koliko - zavisi frekvenciji takta), tj. izlazni signal oponaa ulazni, ali sa kanjenjem, pa se D bistabil ponekad naziva i Delay (kanjenje) bistabil


Ve navedeni nedostatak SR bistabila zbog zabranjenog stanja koje nastupa kada su oba ulaza u 1 (S = 1, R = 1) osim koritenja D bistabila moe se izbjei i koritenjem JK bistabila (nazvan po inicijalima njegovog izumitelja Jack Kilby-a).Ponovimo: kod SR bistabila, imamo tri definirana stanja ulaza i izlaza: - Nema promjene; Q = Qn-1 ako su oba ulaza jednaka 0-RESET (brii); Q = 0 ako je S = 0, R = 1-SET (postavi); Q = 1 ako je S = 1, R = 0- No i ZABRANJENO stanje ulaza (S=1, R=1).Bridom okidani bistabili (JK bistabil)


Bridom okidani bistabili Zabranjeno stanje JK bistabil nema, ve umjesto njega ima stanje prebacivanja (TOGGLE). Ovo je jedan od najee koritenih bistabila. Dakle, ako su oba ulaza u 1, onda izlazi jednostavno mijenjaju stanje.Simbol (a) i tablica istine (b) bistabila okidanog negativnim bridom!!!


JK bistabil moe se iskoristiti za realizaciju drugih bistabila kao to su SR, D i T (Toggle) bridom okidani bistabili. Znaajke T bistabila: T bistabil okidan pozitivnim bridom: a) Izvedba pomou JK bistabila; b) Tablica istinitosti Bridom okidani bistabili (T bistabil)J i K ulazi JK bistabila su spojeni kako bi dobili samo jedan ulaz kojeg oznaavamo sa T (eng. Toggle - prebaci).Ako je ulaz T u 0, sklop je u memorijskom modu i zadrava trenutno stanje. Ako je ulaz T = 1, oba ulaza J i K su jednaka 1 i sklop mijenja stanje svakim taktom.esto se koristi kao djelilo frekvencije (takt frekvencije f na ulazu pretvara u takt frekvencije f/2 na izlazu)


Predavanja iz osnova elektronike IIElektroniki sklopoviPredavanja iz osnova elektronike IIElektroniki sklopovi

Documents

11 Sekvencijalna logika.ppt