Embed Size (px)
Citation preview
平成１７年度 前期 大学院
情報デバイス工学特論第１２回
メモリ回路(2)
中里 和郎
半導体メモリ
SRAM(Static Random Access Memory)
DRAM(Dynamic Random Access Memory)
FLASH
メモリ
セル
高速・高密度
コンピュータの主メモリ
特徴 高速・低消費電力 不揮発・高密度
用途 CPU内キャッシュデジタル・カメラ
データ保存
例
Pentium4
FLASHメモリ
フローティング・ゲートに電荷を蓄えて記録
・不揮発性（電気を切っても記憶を保持）・高密度 現在4Gビット/チップ
利点
欠点 ・遅い（SRAM,DRAMよりも３桁以上）・書込回数に制限（10万回）
SRAM, DRAMを置き換え
るものではない
フローティング・ゲート
ゲート
ソース ドレイン
シリコン基板
書込
電子がソースからドレインに行くとき、電子はドレイン近傍で充分なエネルギーを持ち、一部が絶縁膜を通って、フローティング・ゲートに入る
消去
電子はトンネル効果等により絶縁膜を通ってソースもしくは基板に出る
絶縁膜
多結晶シリコン
VGCC
VDVS
VF
( ) ( )0th thC
QV Q VC
= − +
( ) ( )C F g g F chQ C V V C V V= − + −
Q
Q = 0 Q < 0
VG
VDVS
電荷 Q
0 VGS
ID
読出時のゲート電圧
書込
消去
フローティング・ゲート電荷による閾値シフト
NOR型 NAND型
8ビットで
１単位
選択トランジスタ１
選択トランジスタ2
FLASHメモリのアレー構成
ビット線
●大容量●低速
●小容量●高速
ストレージ向きワーク向き
NOR型FLASHメモリの動作 (1)
5V1V 0V
0V
読出
Q = 0 Q < 0
0 VGS
ID
5V0V
OPEN
0V
書込
VG
VDVS
チャンネル・ホットエレクトロン効果(CHE)
> 3.2eVSiO2 ゲート
絶縁膜のエネルギー障壁
15V15V
0V 0V
~15μs
他に、トンネル、インパクト・イオン化等を利用
~50ns
NOR型FLASHメモリの動作 (2)
OPEN0V
消去
VG
VDVS
Fowler-Nordheim トンネル電流
15V
OPEN
0V
一括消去
~200ms
書き込みのシーケンス
消去
書き込み
読み出し
十分な閾値の変化？
yes
no
Verify
●書き込む前にまず消去を行う
●注入される電子の量にばらつきがあるため、書き込まれたか確認を行う
NAND型FLASHメモリの動作
書込
10V
10V
10V
0V
18V
0V/7V
0V
20V
0V
0V
20V
0V
OPEN
20V
消去
5V
5V
5V
5V
0V
5V
0V
読出
Vth <0, Vth >0基板からのトンネルリング 基板へのトンネルリング
FLASH メモリの問題点
書き換え回数に制限 ~10 万回
絶縁膜を通してホットエレクトロンを注入
絶縁膜が劣化
記憶保持時間の確保 ~ 10年
ゲート絶縁膜を薄くできない ~10nmが限界
スケーリングができない
微細化すればするほど動作ウィンドーが小さくなる
FLASH メモリの高性能化
● メモリ容量の増大
多値化
● 注入効率の向上
ソース・サイド・インジェクション
● 高密度化
NMOSナノドット・メモリ
ソース・サイド・インジェクション FLASH メモリー
VG
VDVS
VA
associate gateVA, VG に十分プラスの電圧をかけて、
チャンネルが形成されるようにする
VS
VD
ソース側に強電界領域が形成
注入効率の向上
注入効率＝ドレイン電流
注入電流
従来 10-4 → 10-3~10-2
低電流で書き込み可能
同時に多くのセル書き込みが可能
並列一括書き込みによる高速化
ナノドット・メモリフローティング・ゲートプレート→ナノドット
１つでも欠陥があると電荷が保持できない
電子を蓄積領域を別ける
欠陥が１つあっても電荷を保持できる
SiN（深い準位を多く含む）
NMOS
高密度化
その他のメモリ
まだ主流になっていないが…
FeRAM 強誘電体メモリRRAM 強磁性体メモリPRAM 相変化メモリ３次元メモリRRAM 抵抗変化メモリ
FeRAM (ferroelectric RAM)
Pb2+
O2-
Zr4+ or Ti4+
強誘電体 分極の向きにより記録
PZT Pb(ZrxTi1-x)O3
SBT SrBi2Ta2O9
FeRAM (ferroelectric RAM)
CMVP (Capacitor on Metal/VIA stacked Plug)
CMOSプロセスによる強誘電体膜の劣化を防ぐため配線
工程の後に膜を形成低温（<400℃）での成膜 (MOCVD)
疲労劣化読み出し回数に制限（分極反転により読み出し）
対策：非破壊読み出し方式
還元劣化水素処理等により膜が劣化
対策：完全保護技術
FeRAM の課題
MRAM (magnetoresistive RAM)Magnetic Tunnel Junction
free ferromagnet
pinned ferromagnettunneling barrier 低抵抗 高抵抗
Al2O3, MgO
NiFe, CoFe, CoFeB, Fe
磁気抵抗(TMR)比
クロスポイント型
TMR=R R
R
1T-1MTJ型
高密度
高速
MR比が小さいので
読み出し時、回り込み電流の影響が大きい
~ 50%
MRAM の課題：書き込み方法
ワード線、ビット線に電流を流し、磁場を発生
ワード線とビット線の交点で磁場強度大
磁場により磁化の向きを反転させる
問題
○大きな電流（配線がもたない）
○反磁界 ∝ 1/素子サイズ
微細化すればするほど磁界（電流）の強
度を大きくしなければならない
スピン注入磁化反転
一方向にスピンの揃った電子を注入し、電子によるトルクで磁化の向きを変える
課題：まだ電流密度が大きい ~106A/cm2
I ~ 10mA
PRAM (phase change RAM)OUM (Ovonic Unified Memory)
カルコゲナイト GST (GeSbTe)
構造変化 結晶⇔非晶質
Ovshinsky 1968
固相成長 (~450℃） → 結晶化t ~ 100ns
温度 > Tc にあげた後、急冷 → 非晶質t ~ 10ns I = 50μ~1mA
Tc ~ 600℃
２桁の抵抗変化P+
NP- 基板
ヒーター
歴史が長い最近 Intel が強力に推進
3次元メモリ
アンチヒューズ(SiO2)
多結晶シリコンダイオード
pnn+
SiO2
Matrix Semiconductor, Inc., US
52
10-5
10-10
I [A]
V [V]書込電圧読出電圧
酸化膜絶縁破壊
● １回のみ書き込み● 新材料不要● セルサイズ4F2
● 積層可能（4層～16層）
金属(W/TiN)配線
アプリケーション ブランク・メディア（CD-R）
RRAM (resistive RAM)
リセット 低抵抗状態→高抵抗状態
V
I
低抵抗状態
高抵抗状態
V
I
高抵抗状態
セット高抵抗状態→低抵抗状態
プロブスカイト系酸化膜
Pr0.7Ca0.3MnO3SrZrO3/SrTiO3Pb(Zr, Ti)O3/Zn0.4Cd0.6S
二元系遷移金属酸化膜
NiO, TiO2, HfO2, ZrO2
成膜後パルス電圧を印加（フォーミング電圧）
酸化膜中に nm の電流パス
を形成
metal-induced mid-gap state
hole trap
金属電極 酸化物
エネルギー
metal-induced mid-gap state
hole trap
金属電極 酸化物
エネルギー低抵抗状態 高抵抗状態
提案されている動作メカニズム
ホールの励起と再結合
SRAM DRAM FLASH FeRAM MRAM PRAM 3次元メモリ
2F2 1F2
高速性 ○ ○ ○ ○
読出・書込回数無制限
○ ○ ○
不揮発性 ○ ○ ○ ○ ○ ○
従来Si材料 ○ ○ ○ ○
~130F2 12~25F2 16~40F26~8F2
RRAM
セルサイズ 4~5F2 2F2
各種メモリの比較
新メモリの課題
新材料●熱処理の適合性 CMOSへの影響を小さくするには高温熱処理は不可 Si LSI は工程の最後に必ず水素処理を行う （ダングリング・ボンドのＨによる終端 400℃）●信頼性
劣化がないか
動作ウィンドーが十分あるか●素子ばらつき● ディスターバンス
将来性があるか●スケーラビリティ
製造コスト
FeRAM, MRAM が主流になると言われて１５年が経ち、
研究開発から撤退する会社が出てきている。
新しい材料をシリコン・プロセスに入れるには長い期間の研究開発が必要。（それでも入る確率は極めて小さい。）
DRAM, FLASH は限界と言われつつも腕力で次世代に
繋げている。
