Embed Size (px)
DESCRIPTION
历年数字试题分析. 电气学院 00 级数字试卷 2003.1.13. 信息学院 00 级数字试卷 2002.7.1. 04 年春季学期 ( 选择题 ). 05 年秋电院各专业. 08 年春信院各专业. 电气学院 00 级数字试卷 2003.1.13. 、求下列逻辑函数的最简与或式 ( 方法不限 ) （ 20 分）. 二、请回答下列问题 （ 15 分） 何谓 ROM 和 RAM? 二者主要区别是什么？ 2. 如果时钟频率为 1MHz ， 8 位逐次渐近型 A/D 转换器和 8 位双积分型 A/D 转换器，哪一个转换速度快 ? 并定量说明为什么 ? - PowerPoint PPT Presentation
Citation preview
历年数字试题分析
电气学院 00 级数字试卷 2003.1.13
信息学院 00 级数字试卷 2002.7.1
04 年春季学期 ( 选择题 )
05 年秋电院各专业
08 年春信院各专业
电气学院 00 级数字试卷 2003.1.13
一、求下列逻辑函数的最简与或式 ( 方法不限 ) （ 20 分）
0
),,,,,,(,,,
),,,(
)(
)(
98743104
3
2
1
ACAB
mmmmmmmDCBAy
ADDCCBBADCBAy
BABACABAy
CEADBBCBADCACy
约束条件：
二、请回答下列问题 （ 15 分）
1. 何谓 ROM和 RAM? 二者主要区别是什么？
2. 如果时钟频率为 1MHz， 8 位逐次渐近型 A/D 转换器和 8 位双积分型 A/D 转换器，哪一个转换速度快 ? 并定量说明为什么 ?
3. 若将 15.36kHz 的脉冲转换成 60Hz 的脉冲，计算出最少需要多少个触发器才能构成此分频器 ?
4. 555 定时器可以用来构成多谐振荡器，欲改变其振荡频率，可以调整那些参数 ?
5. 某 RAM有 6 条地址线和 8 条数据线 (即 I/O线 ), 计算其存储容量为多少 ? 若用此 RAM 扩展存储容量为 1K ×8 位的 RAM, 计算最少需要多少片 ?
三、1 ．写出图示电路中 Y 的逻辑式； （ 12 分） 2 ．填写功能表；3 ．请用一个 2-4 线译码器和 4 个三态与非门实现功能表中的功能。（提示：译码器译码规则可自行确定，反变量可直接作为输入变量）
四、用双四选一数据选择器 74LS153 设计一位全加器，按图示端子接线（ A1A0 端），写出设计步骤，画出电路图（可附加必要门电路）。 74LS153 逻辑框图和参考功能表如下所示。（ 10 分）
五、请画出下述各触发器 Q 端的输出波形，设各触发器的起始状态均为“ 0” 状态。 （ 10 分）
1D
CP
1Q
C1
A
CP1K
2Q
1J
B
C12Q
1Q
&B A
CP
A
B
1Q
2Q
六、1 ．说出图示电路中 I、 II 部分的名称和功能； 2 ．当 VREF= - 8V 时，简单计算并画出 VO 时序波形 ( 注：设十进制
加法计数器 74160 初始状态 Q3Q2Q2Q0=0011) 。 （ 13 分）
CP1 2 3 4 5 6 7 8 9 10
0
VO
计算步骤：
七、用边沿 JKFF 设计同步时序电路，能实现下面时序图所描述逻辑功能 (13分 )
CP1 2 3 4
Q0
Q1
Y
八、1 ．指出此电路的名称；2 ．按已知条件定性画出 VO 波形（已知： VCC=6V ）。 （ 7
分）
t
VI (V)
01
2
3
45
6
VO
05端未外接电压
t
VO
05 V端外接电压 CO=5V
t
2. 5
1. 5
返回
信息学院 00 级数字试卷 2002.7.1
一、求下列逻辑函数的最简与或式。（ 20 分）
0
4
3
2
1
BCDACDABDABC
CBBADCBBAy
FEABEDCBEDCBEDBFEBADCAACy
CEADBBCBADCACy
DECACBCBBABAy
约束条件：
（图形法）
公式法）
（公式法）
（公式法）
二、请回答下列问题 （ 15 分）1. 直接 A/D 转换器中的并联比较型和反馈比较型哪一个转换速度快 ?
2. 权电阻网络 D/A 转换器与倒 T 型电阻网络 D/A 转换器各有何特点 ?
3. 组合逻辑电路和时序逻辑电路各有何特点 ?
4. 判断下列逻辑电路，正确的画对号（√），错误的画叉号（ X ）
三、试用三输入端与非门和反向器设计一个 1 位全加器（ 20 分）
四、用 JK 触发器和门电路设计一个带进位的五进制加法计数器 (15分 )
五、试用集成同步十进制计数器 74160 和数据选择器设计一个逻辑电路，要求每输入七个时钟脉冲 (CP)为一个循环，并且在第 2和第 6 个脉冲到来时，输出端 Z 有时钟脉冲 (CP)信号输出，其它时间输出信号为零。 (注 : 可附加必要的门电路 ) ( 10 分）
六、给定 555 定时器电路。 （ 10 分）1. 如果输入是一个三角波，输出的是一个方波。①连接相应电路 ;② 画出输出波形。（ 5 分）
2. 如果在“ 5” 号端分别加高低两个电平值，输出端加发音设备后，能连续发出高低音频率。①连接相应电路
七、逻辑图给出如下，图中所用元件为 74LS04和74LS20（ G4,G5 为一片）。 （ 10 分）1. 请分析该电路的逻辑功能 ? 2. 若 A、 B、 C 输入端由于误操作全被对地短路 , 输出 Z应是什么值 ?3. 若 A、 B、 C 端全未被接入（悬空），输出 Z应是什么值 ?4. 若 G4 门的输出端被接地，则可能会出现什么情况 ?
返回
04 年春季学期
1 ．下列叙述正确的是（ ） 5 分A 、通常把存储容量和存取速度作衡量 ADC和 DAC 性能的重要指标
B 、转换精度和转换速度是 RAM和 ROM 性能优劣的主要指标。C 、当地址输入 A7A6A5A4A3A2A1A0 分别为 0000 0000、 1000
0000、 1111 1111 时，译码输出的地址数为 1、 126、 256 。D 、并联比较型 ADC 的转换速度要高于逐次渐近型 ADC 的速度。
2 ．下列叙述正确的是（ ） 5 分A ．数值比较器的输出不仅取决于当时的输入信号，而且还取决于
电路原来的状态。B 、移位寄存器的输出仅仅取决于该时刻的输入，与电路原来的状
态无关。C 、卡诺图是逻辑函数唯一的表示方法。D、 ROM 是组合电路。
))((
))((
5 .5
))((
5 .4
5 .3
BACAYD
CABAYC
CABAYB
CAABYA
CAABY
CEEAEDEBBCYD
ECCDBCBAYC
EDBECAYB
EDCAEDBDCBAYA
EDCAEDBDECADCBAY
DCBAYD
DCAYC
DCBAYB
DCAYA
DCBCCABAY
、
、
、
、
分）逻辑关系相同的是（与
、
、
、
、
分）逻辑关系相同的是（与
、
、
、
、分）逻辑关系相同的是（与
CDDBACYD
DBAABCCBYC
CDDBYB
ABCACCDYA
dmDCBAY
、
、
、
、
分）逻辑关系相同的是（）（与 5)15,10,5,0()14,11,8,7,3,2(,,, .6
7. 下列哪个电路输出（ TTL 门电路）是正确的（ ） 5 分
50Ω
&10kΩVIL
VOL
10kΩ≥1
VILVOL
&
EN
VIH VOL
51kΩ "1"
(B)(A)
(C) (D) VCC
悬空
VIL
VIH
VOH
& 1
8 ．下列哪个电路输出（ CMOS 门电路）是正确的（ ） 5 分
50Ω
&10kΩVIL
VOL
10kΩ≥1
VILVOL
&
EN
VIH VOL
51kΩ "1"
(B)(A)
(C) (D) VCC
悬空
VIL
VIH
VOH
& 1
9 ．用与非门设计一个全减器，其步骤是（ ） 5 分A 、（ 1 ）写函数式（ 2 ）卡诺图化简（ 3 ）画逻辑图B 、（ 1 ）画状态图（ 2 ）次态卡诺图（ 3 ）状态方程（ 4 ）驱动方程（ 5 ）画逻辑图C 、（ 1 ）真值表 （ 2 ）写函数式 （ 3 ）画逻辑图D 、（ 1 ）画波形 （ 2 ）写函数式 （ 3 ）校验自启动（ 4 ）画逻辑图
10 ．设计一个全减器，设 ai 为被减数， bi 为减数， ci-1 为低位借位， di 为差输出， ci 为借位输出，其逻辑函数式为（ ） 7 分
1 1 1 1 1
1 1 1
1 1 1 1 1 1
1 1 1 1 1
,
,
,
,
ii i i i i i i i i i i i i i i
i i i i i i i i ii
i ii i i i i i i i i i i i i i i i i i
i ii i i i i i i i i i i i i i i i
A d a b b c a c a b c c a c a b c
B d a b b c c a c b c
C d a b c a b c a b c a b c c a c b c a b
D d a b c a b c a b c a b c c a c b c
、
、
、
、 1 i ia b
11 ．若触发器在 CP 作用下其输出波形如下图所示（初始状态为零状态），问下面四组电路哪一组电路的输出都和此波形一致（ ） 8 分
CP
Q
1D
CP C1
"1"
CP1K
1J
C1
"1"
1N
CP C1 CP1K
1J
C1
CP1K
1J
C1
"1"
CP1K
1J
C1
"1"
1D
CP C1
1D
CP C1
(A)
(B)
(C)
(D)
"1"
12 ．试用 JK 触发器和门电路设计一个同步六进制加法计数器，其状态方程中 Q2
n+1 的表达式是（ ） 5 分
21201
22102101
2
202101
220211
2
QQQQQDQQQQQQQC
QQQQQQBQQQQQAnn
nn
、、
、、
13. 同 12 题，得到的驱动方程中的 J0和 K0 是（ ） 5 分
1100
1001
0000
0000
KJDKJC
KJBKJA
、、、、
14 ．同 12 题，进位输出方程是（ ） 5 分A、 C＝ Q2Q1 B、 C＝ Q1Q0 C、 C＝ Q2Q0 D、 C＝Q2Q1Q0
16． 74160 是十进制加法计数器 , 下图电路是几进制计数器（ ） 5 分A 、六进制 B 、七进制 C 、八进制 D 、九进制
"1"
"1"
1
15． 74160 是十进制加法计数器 , 下图电路是几进制计数器（ ） 5 分A 、五进制 B 、六进制 C 、七进制 D 、八进制
1
1
18.如 17 题电路图所示 ,VCC＝ 5V,VI＝ 4V, 输出 Vo 波形的频率为（ ） 5 分
2ln3ln)(
1
3ln)2(
1
3ln2ln)2(
1
2ln)2(
1
22121
22121
CRCRRfD
CRRfC
CRCRRfB
CRRfA
、、
、、
17 ．判断下列各部分电路各实现了什么功能（ ） 5 分A、 L1 单稳态触发器 L2施密特触发器 L3 多谐振荡器 B、 L1 多谐振荡器 L2 单稳态触发器 L3施密特触发器C、 L1施密特触发器 L2 单稳态触发器 L3 多谐振荡器D、 L1 多谐振荡器 L2施密特触发器 L3 单稳态触发器
555 定时器内部结构图VI
VO
L1L2 L3
19 ．电路图如下所示，设初始状态为“ 000” 状态，在 CP 的用下，电路输出 Vo 波形为 ? 5 分
VO
CP
1 2 3 4
A
B
C
D
000->001->011->111->110->100->000
返回
05 年秋电院各专业 , 有多选题
AB AC
( ) ( )( )( ) ( ) ( )A ABAC B A C A B C AB AC D AB AC BCD
AC ABC ACD CD
( )1 ( ) ( ) ( )A B A CD C A CD D A C D
ABC AB AD C BD
( ) ( ) ( ) ( )A AB C D AB B BCD C B C D D B C D
( , , , ) (0,1,2,3,4,6,8,9,10,11,14)mY A B C D ( ) ( ) ( ) ( )A B CD AD B BD ABC C AB CD AD AB D BD ABCD
( , , , ) (3,5,6,7,10) (0,1,2,4,8)m dY A B C D ( ) ( ) ( ) ( )A A BD B ACD ABD ABC ABCD C A BD D AB AD
1 ．与 逻辑关系相同的是（ ） 4 分
2 ．函数 的最简与或式为（ ） 4 分
3 ．函数 的最简与或式为（ ） 4 分
4 ．函数 的最简与或式为（ ） 4 分
5 ．函数 的最简与或式为（ ） 4 分
6 ．下列说法正确的是（ ） 4 分(A)时序逻辑的输出不仅和该时刻的输入有关 ,还和电路原来的状态有关(B)数值比较器的输出不仅和该时刻的输入有关 ,还和电路原来的状态有关
(C)集电极开路门的输出端需要外接电阻和电源，才可以正常工作(D)使能端为低电平有效的三态门，当使能端输入高电平时，输出为高
阻状态
7 ．下列 TTL 门电路输出为低电平的是（ ） 4 分
EN
(A) (B)(C) (D)
&
51Ω
Y
VIH &VIL
VCC
1
10k
1VIL
51
1＝悬空Y
Y Y
8 ．对于 TTL 门电路能够实现“线与”的是（ ） 4 分(A)OC 门 (B)OD 门 (C)普通 TTL 门 (D) 普通 CMOS 门
9 ．下列说法不正确的是（ ） 5 分(A) A/D 转换通常需要经过采样、保持、量化和编码 4 个阶段(B) A/D 转换过程中存在着因为采样和量化引起的误差(C) A/D 转换器可以分为直接 A/D 转换和间接 A/D 转换两大类(D) A/D 转换除了存在选项 B 中的两种误差，就不存在其他误差了
10 ．逻辑图如下所示 ,74283为 4 位加法器，两个 4 位二进制数 A和B,M 是控制输入端 , 输出结果为 Y, 问当 M＝ 1时 , 电路输出端 Y 的逻辑是（ ） 4 分
( ) 1 ( ) ( ) ( ) 1A A B A B C A B D A =1
=1
=1
=1
2 1 0 0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0 4
2 1 0 0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0 4
2 1 0 0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0 4
2 1 0 0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0 4
( )
( )
( )
( )
A Y A A A D A A A D A A A D A A A D A A A D
B Y A A A D A A A D A A A D A A A D A A A D
C Y A A A D A A A D A A A D A A A D A A A D
D Y A A A D A A A D A A A D A A A D A A A D
11 ．下列表达式中可以实现五选一数据选择器功能的是（ ） 5 分
1RC11S
1RC11S
1RC11S
1RC11S
12 ．只在上升沿触发的触发器是（ ） 5分
（ A ） （ B ） （ C ） （ D ） 13 ．用 JKFF 设计七进制加法计数器，状态变量由高位到低位分别为 Q2Q1Q0 ，对应的触发器为 FF2、 FF1和 FF0 ，进位输出 Y 。则状态输出 Q0
n+1 方程为（ ） 5 分1 1
0 1 2 0 0 1 2 0
1 10 1 2 0 0 1 2 0
( ) ( )
( ) ( )
n n
n n
A Q QQ Q B Q QQ Q
C Q QQ Q D Q QQ Q
2 1 0 2 1 2 0 2 1
2 1 0 2 2 1 0 2 1
( ) , ( ) ,
( ) , 1 ( ) ,
A J QQ K Q B J Q K Q
C J QQ K D J QQ K Q
2 1Y Q Q
14 ．同上题， JK 触发器 FF2 的驱动方程为（ ） 5 分
15 ．同上题，下列说法正确的是（ ） 5 分(A) 输出方程为(B) 此电路可以自启动(C) 此电路至少需要 4 个触发器 (D) 以上说法都不正确
16 ．电路如下图所示，当 M=1 时，此电路为几进制计数器（ ） 5 分A 六进制 B 八进制C 十进制 D 以上说法都不正确
17 ．电路如下图所示，下列说明正确的是（ ） 5 分
VI
(A) 此电路为 555 定时器构成的施密特触发器(B) 此电路为单稳态触发器(C) 此电路不是多谐振荡器(D)当 VI增加时，输出信号频率降低
18 ．下列说法正确的是（ ） 5 分(A) ROM 是组合逻辑电路(B) EEPROM 是紫外线擦除的可编程 ROM(C) 只读存储器的特点是断电后所存储内容将会丢失（挥发）(D) RAM 可以分为 DRAM和 SRAM
19 ．下列说法正确的是（ ） 5 分(A) 555 定时器构成的单稳态触发器暂稳态持续时间和触发脉冲的宽
度有关(B) 555 定时器构成的施密特触发器的高低阈值是不可以改变的(C) 555 定时器构成的多谐振荡器输出频率只和外接电阻和电容有关，
和其他参数无关(D) 以上说明都不正确
20. 4 位倒 T型 D/A 转换器， VREF=16 V ，当输入 0001 时，最右边是最低位，则输出为（ ） 5 分
(A) 1 V (B) 0 V (C) –1V (D) 以上都不对
21. 下列说法正确的是（ ） 5 分(A) 存储器容量等于字数 × 位数(B) 某存储器地址码为 10 位， 16 位并行数据端（ I/O ），其存储容
量为 10×16 位(C) 试用 1024×4 位的 RAM 构成 4096×4 位的存储器，需要进行字
扩展(D) 试用 1024×4 位的 RAM 构成 4096×16 位的存储器，需要 16片
RAM
22. 下列说法正确的是（ ） 4 分 (A)在组合逻辑电路设计过程中，第一步要写出函数表达式(B) 数据选择器、数值比较器和计数器都是常用的组合逻辑电路(C) 组合逻辑电路中可以包含触发器(D) 74LS138即 3 线－ 8 线译码器是组合逻辑电路
22. 下列说法正确的是（ ） 4 分 (A) 电路有竞争现象，就一定会有冒险现象(B)在逻辑电路的设计过程中，可以完全忽略竞争－冒险现象的存在，即认为竞争－冒险不会影响电路功能
(C) 实现函数的电路不可能出现竞争－冒险现象(D)竞争－冒险一般是由于信号传输延迟时间不一致引起的
返回
2008 年春季学期
Y AC BC
( ) ( )
( ) ( )
A AC BC B AC BC
C AC BC AB D AC BC ABC
Y AB B AB
( ) ( )
( ) ( )1
A A B AB B A B
C A B B D
0 1 2 3 4 6 8 9 10 11 14( , , , ) ( , , , , , , , , , , )Y A B C D m m m m m m m m m m m
( ) ( )
( ) ( )
A B CD AD B B CD ACD
C B CD AD D B CD AD
1* ．求逻辑函数 逻辑关系相同的是（ ）
2 ．求逻辑函数 的最简与或式（ ）
3 ．求逻辑函数最简与或式（ ）
注 : 有 * 号标志为双选题 , 其余为单选；题干括号后有标注为标注分值 , 其余为 2 分
Y ABC AB ( ) ( )
( )0 ( )1
A AB AB AC BC B AB AB AC BC
C D
Y ABCD ABD ACD
( ) ( )
( ) ( )
A AD B AD
C AD D AD
( )Y ABC AB AB BC
0 1 2 4
3 5 6 7
( , , ) ( , , , )
0
Y A B C m m m m
m m m m约束条件
( ) ( )
( )1 ( )0
A AB AC BC B AB AC BC
C D
4 ．函数 的最简与或式（ ）
5 ．逻辑函数 的最简与或式（ ）
6 ．逻辑函数最少需要几个与非门可以实现此逻辑（ ） 4 分(A) 2 (B) 3 (C) 4 (D) 5
的最简与或式（ ）7 ．逻辑函数
( )Y CD A B ABC ACD 0AB CD
( ) ( )
( ) ( )
A B AD AC B B AD AC
C B AD AC D B AD AC
Y A C D ABCD ABCD 0ABCD ABCD ABCD ABCD ABCD ABCD
( ) ( )
( ) ( )
A AD ACD ABD B AD ACD BCD
C AD ACD ABD D AD ABD BCD
( , , )Y A B C ABC AC BC
( ) (1,3,5,7) ( ) (0,3,5,7)
( ) (1,2,5,7) ( ) (1,3,5,6)
A m B m
C m D m
8 ．逻辑函数约束条件
的最简与或式（ ）
9* ．逻辑函数为 ，约束条件为
的最简与或式（ ） 4 分
10 ．逻辑函数 的标准与或式为（ ）
11 ．图中门电路为 74系列 TTL 门。要求 VI＝ VIH时 , 发光二极管D导通并发光 , 且发光二极管导通电流约为 10mA, 下列说法正确的是（ ）
&VI
VCC
D
&VI
D
R
(A) (B)
R(A)两个电路都不能正常工作(B)两个电路都能正常工作(C) 电路（ A ）可以正常工作(D) 电路（ B ）可以正常工作
12* ．下列门电路输出端可以并联使用的是（ ）(A)普通 TTL 门电路(B)TTL 电路的 OC 门(C)普通 CMOS 门电路(D) CMOS 电路的漏极开路门
13* ．下列说法正确的是（ ）(A)TTL 门电路输入端接的电阻不能影响门电路工作状态(B) TTL 门电路输入端接的电阻可能影响门电路工作状态(C) CMOS 门电路输入端串接的电阻不能影响门电路工作状态(D) CMOS 门电路输入端串接的电阻可能影响门电路工作状态
14*. 电路如右图（ TTL 门），下列说法正确的是（ ） 4 分(A) VI1 输入电平对 VI2 电位没有影响(B)当 VI1悬空或接高电平时， VI2测量值约为 1.4V
(C)当 VI1悬空或接高电平时， VI2测量值约为 4.3V
(D)当 VI1 接低电平 VIL 时， VI2测量值也为 VIL
15*. 电路如下图，下列说法正确的是（ ）
(A)TTL 门电路 ,当 VI1和 VI2悬空或接高电平 ,R=51kΩ时 ,VO 为高电平
(B) TTL 门电路 ,当 VI1和 VI2悬空或接高电平 ,R=51kΩ时 ,VO 为低电平
(C) CMOS 门电路 ,当 VI1和 VI2 接高电平 ,R=51kΩ时 ,VO 为高电平(D) CMOS 门电路 ,当 VI1 接高电平 VI2 接低电平 ,R=51kΩ,VO 为高电平
Y = ACD+ABCD+BC+BCD
D0= D5=1 D1= D4=D D2= D D3= D6=D7=0
D0= D5=0 D1= D4=D D2= D D3= D6=D7=1D0= D5=0 D1= D4=D D2= D D3= D6=D7=1
D0= D5=0 D1= D4=D D2= D D3= D6=D7=0
( )
( )
( )
( )
A S ABCI ABCI ABCI ABCI
B S ABCI ABCI ABCI ABCI
C CO ABCI ABCI ABCI ABCI
D CO ABCI ABCI ABCI ABCI
16 ．下列说法正确的是（ ）(A) 组合逻辑电路输出不仅和该时刻输入有关 ,还与电路原来状态有关(B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器(C) 组合逻辑电路可能发生竞争冒险(D) 组合逻辑电路需要用状态方程来描述其逻辑功能
17 ．用 8选 1 数据选择器实现函数A2、 A1、 A0 分别接 A、 B、 C ，下列选项正确的是 ( ) 4 分
(B)
(C)
(D) 18* ．设计一位全加器设 A、 B 为两个加数， CI 为低位的进位，问全加器的输出“和” S 、“进位” CO 逻辑方程是（ ） 4 分
(A)
19* ．下列说法正确的是（ ）(A) 触发器按逻辑功能分 RSFF、 DFF、 JKFF 和主从触发器(B) 同步触发器不仅有同步输入端，也可以有异步输入端(C) 边沿触发器抗干扰能力比同步触发器强(D) 触发器属于组合逻辑电路20* ．设触发器初始状态为 0 状态，在时钟脉冲 CP 作用下，关于各触发器说法正确的是（ ） 4 分
(A) Q1和 Q3 的输出波形一样(B) Q1和 Q11 对应触发器，在 CP 下降沿时，触发器状态更新(C) Q1和 Q2 的输出波形一样(D) Q8 对应触发器是边沿触发器
21* ．下列说法正确的是（ ）(A) 时序逻辑电路分为同步时序电路和异步时序电路(B) 时序逻辑电路需要用状态方程描述(C) 一般来说时序逻辑电路仅由触发器构成(D) 计数器是常用的组合逻辑电路之一
22* ．下列说法正确的是（ ）(A) 状态转换图是描述时序逻辑一种比较直观形象的方式(B) 从真值表－ > 方程－ > 逻辑电路图的过程是时序逻辑电路设
计的过程(C) 在时序逻辑电路设计过程中，触发器的个数 n 与逻辑状态数量M之间的关系是 2n-1<M≤2n
(D) 以上说法都不对
1 1 1 1
1 1 0 1 1 0
( ) 1 ( ) 0
( ) ( )
A J K B J K
C J K Q D J K Q
1 12 0 1 2 0 1 2 2 0 1 2 0 1 2
1 12 0 1 2 0 1 2 2 0 1 2 0 1 2
( ) ( )
( ) ( )
n n
n n
A Q Q QQ Q QQ B Q Q QQ Q QQ
C Q Q QQ Q QQ D Q Q QQ Q QQ
23. 用 JK 触发器设计四位同步二进制加法计数器， 4 个触发器编号为FF0~FF3 ，问 FF1 触发器的驱动方程是（ ）
24 ． 同上题， FF2 触发器的状态方程为（ ） 4 分
25*. 同上题，下列说法正确的是（ ）(A) 此计数器电路结构没有规律，不容易通过增加触发器个数提高计数容量
(B) 此电路可以当作时钟脉冲 CP的 2、 3、 4 分频电路使用(C) FF3 触发器状态输出 Q3 可以作为进位信号使用(D) 此电路肯定可以自启动
DR
1LD
1, 1, 1DR LD ET EP
26*. 4 位二进制计数器 74161 的功能表如下 , 下列说法正确的是（ ）
(A) 通过功能表可以知道，
(B) 如果要将计数器预置到某个状态，只要让
(C) 如果要 74161工作在计数状态，必须(D) 此计数器状态，不能停留在某个状态保持不变
27 ．下列关于矩形脉冲的产生与整形说法正确的是 ( )(A) 单稳态触发器的有 2 个状态，并且 2 个状态都可以长期自行保持
(B) 555 定时器构成的施密特触发器的两个阈值不能改变(C) 施密特触发器可以构成多谐振荡器(D) 555 定时器是构成施密特触发器、单稳态触发器和多谐振荡器的唯一方式
是异步的置零端
就马上可以实现
2 2 1J K A Q
28* ．电路如图所示，下列说法正确的是（ ） 4 分(A) 此电路在 A＝ 0和 1 时，进位输出分别在 00和 11 状态时 Y＝ 1(B) Q2 触发器的驱动方程为
29 ．关于右上电路，说法正确的是（ ） 4 分(A) 此电路为 74161 构成的 11 进制计数器(B) Q3 输出和原来的进位信号 C都可以作为新计数器的进位输出(C) 此电路中，数据输入端 D0~D3 ，也可以都接高电平 1(D) 此电路可能不能自启动
(C) 无论 A 为何值，此电路状态变化规律不变(D) 此电路逻辑功能只能用 JK 触发器实现 , 不能用其它触发器实现
30* ．关于下面电路，说法正确的是（ ）(A) 此电路可能不能自启动(B) Q3 输出和原来的进位信号 C都可以作为新计数器的进位输出(C) 此电路中，数据输入端 D0~D3 ，也可以都接高电平 1(D) 此电路为同步 10 进制加法计数器 74160 构成的 7 进制计数器
31 ．设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态，表中 1 表示亮， 0 表示灯灭，下列说法正确的是（ ）(A) 题目中描述逻辑属于组合逻辑(B) 实现题目要求功能电路需要 3 个触发器(C) 表中灯的状态可以作为时序逻辑电路的状态编码(D) 此电路可能不能自启动
VI
32. 电路如下图所示，下列说明正确的是（ ）(A) 此电路为 555 定时器构成的施密特触发器 (B) 此电路为 555 定时器构成的单稳态触发器(C) 此电路为 555 定时器构成的多谐振荡器(D)当 VI增加时，输出信号频率不变
(A) 此电路中 0.01uF 电容影响电路的逻辑功能 (B) 此电路为 555 定时器构成的单稳态触发器(C) 此电路为 555 定时器构成的多谐振荡器(D) 此电路对输入触发脉冲宽度有限制
33*. 对右上图电路说法正确的是（ ） 4 分
34 ．对于半导体存储器说法正确的是（ ）(A)半导体存储器可以分为 ROM和 RAM (B)ROM 中存储的数据，断电之后丢失(C)RAM 可读但不可写(D)RAM属于组合逻辑电路
35* ．对于 ROM 说法正确的是（ ）(A)无论是哪种 ROM都只能读出数据，而不能写入数据(B)只有掩模 ROM在出厂时，内部已经写好数据，且不能改变(C)EPROM属于电擦除的可编程 ROM(D)EEPROM属于组合逻辑电路
36* ．下列说法正确的是（ ）(A) 存储器容量等于字数 × 位数(B)某存储器地址码为 10 位， 16 位并行数据端（ I/O） , 其存储容
量为 10×16 位(C)使用 1024×4 位的 RAM 构成 4096×4 位的存储器 , 需要进行位扩
展(D)使用 1024×4 位的 RAM 构成 4096×16 位的存储器 , 需要 16片
RAM
37 ． 4 位权电阻网络 D/A 转换器， VREF=－ 16 V ，当输入0001 （最右边是最低位）时，则输出为（ ）(A) 1 V (B) 0 V (C) –1V (D) 以上都不对
38 ．关于 AD 转换器说法正确的是（ ）(A) 转换精度是 AD 转换器唯一的性能指标(B) AD 转换过程依次为采样、量化、保持和编码四个步骤(C) AD 转换过程采样频率需要满足采样定理的要求(D) 无论哪一种 AD 转换器都必须有采样保持电路
39* ．下列说法正确的是（ ）(A) DA 转换器误差只有比例系数误差(B) AD 转换器在采样和量化阶段都存在误差(C) 量化方案不能改变量化误差的大小(D) 并联比较型 AD 转换器比逐次渐进型 AD 转换器转换速度快
40 ．以下表达式中符合逻辑运算法则的是（ ）2( ) 1 1 ( )1 1 10 ( )0 1 ( )A A B C D C C C
返回
