Cadence Pspice Training Guide (Korean)

1

1

PSpice Training Guide PSpice Training Guide Version PSD 14.2 “2002Version PSD 14.2 “2002

http://www.edastudio.co.krhttp://www.http://www.edastudioedastudio.co..co.krkr

서울시강남구신사동두원빌딩 5층㈜유진데이타 EDA사업부기술문의 Tel : 02-3015-3712 Mail : [email protected]

서울시강남구신사동두원빌딩 5층㈜유진데이타 EDA사업부기술문의 Tel : 02-3015-3712 Mail : [email protected]

2

Cadence PSD 14.2 / Orcad 9.2.3

Schematic CaptureCapture CIS · Orcad Capture

Digital/Analog/Mixed-Signal SimulationNC-Sim · PSpice · PSpice Advanced Analysis

RoutingSPECCTRA

PCB LayoutAllegro · Orcad Layout

Design SuitesPCB Design Expert · PCB Design Studio

Pcb System Design

유진데이타 EDA사업부 이 강 범

2

3

목 차

Capture 구조 및 확장자

Capture EntryDesign Structure(Plat Design, Hierarchical Design)Hierarchical DesignSchematic Capture EnvironmentProject Manager Tool

Capture 구조 및 확장자

Capture EntryDesign Structure(Plat Design, Hierarchical Design)Hierarchical DesignSchematic Capture EnvironmentProject Manager Tool

PSpice System BlockSchematic EntryPSpice & Capture libraryPart PropertiesCreate NetlistPart EditorPSpice Template ExampleDE Bias PointSmall Signal DC Gain (.TF)Simulation ErrorSimulation ProfileDC sweep Exam1PSpice Probe Window

PSpice System BlockSchematic EntryPSpice & Capture libraryPart PropertiesCreate NetlistPart EditorPSpice Template ExampleDE Bias PointSmall Signal DC Gain (.TF)Simulation ErrorSimulation ProfileDC sweep Exam1PSpice Probe Window

DC Sweep Exam2Common Emitter AmplifierAC AnalysisEvaluate MeasurementAC Analysis (Noise Analysis)UnitTime Domain / TransientSource Setting ( Analog / Digital )Parametric Analysis & SettingPerformance analysis & Goal FunctionParametric Analysis (Temperature Sweep)Parametric Analysis (전원 변동에 의한 시뮬레이션)Monte Carlo / Worst-case Analysis평균과 표준편차

Monte Carlo Exam1Passive Component ModelingMonte Carlo : Simulation SettingWorst Case : Simulation SettingMonte Carlo Exam1 (Simulation Result)ABM (Analog Behavior Modeling)Model EditorSubcircuit FormatVendor ModelExample Circuit

DC Sweep Exam2Common Emitter AmplifierAC AnalysisEvaluate MeasurementAC Analysis (Noise Analysis)UnitTime Domain / TransientSource Setting ( Analog / Digital )Parametric Analysis & SettingPerformance analysis & Goal FunctionParametric Analysis (Temperature Sweep)Parametric Analysis (전원 변동에 의한 시뮬레이션)Monte Carlo / Worst-case Analysis평균과 표준편차

Monte Carlo Exam1Passive Component ModelingMonte Carlo : Simulation SettingWorst Case : Simulation SettingMonte Carlo Exam1 (Simulation Result)ABM (Analog Behavior Modeling)Model EditorSubcircuit FormatVendor ModelExample Circuit

CaptureCaptureCapture

PSpicePSpicePSpice

4

Capture Entry

Analog or Mixed-Signal Circuit Wizard Analog 또는 Analog/Digital 혼합회로 설계를 위한 PSpice Project option.

PC Board WizardPCB를 설계용 OrCAD Layout 을사용하기 위한 Project option.Programmable logic WizardCPLD나 FPGA design, Digital simulate용 OrCAD Express를 사용하기위한 Project option. SchematicSchematic 작성용 Capture를 사용하기위한 Project option.

Analog or Mixed-Signal Circuit Wizard Analog 또는 Analog/Digital 혼합회로 설계를 위한 PSpice Project option.

PC Board WizardPCB를 설계용 OrCAD Layout 을사용하기 위한 Project option.Programmable logic WizardCPLD나 FPGA design, Digital simulate용 OrCAD Express를 사용하기위한 Project option. SchematicSchematic 작성용 Capture를 사용하기위한 Project option.

New Schematic Design

File menu → New → Project

Create based upon ~(Save As) : 기존

작업 프로젝트 불러오기

Create a Blank ~ : 새 프로젝트 실행

Create based upon ~(Save As) : 기존

작업 프로젝트 불러오기

Create a Blank ~ : 새 프로젝트 실행

3

5

Common File Extensions

Common File Extensions

.opj - OrCAD Project file

.dsn - Design file

.net - Simulation netlist

.als - alias file

.sim - Simulation profile

.dat - Probe data file

.out - Simulation output file

.olb - Symbol library

.lib - Simulation model library

.opj - OrCAD Project file

.dsn - Design file

.net - Simulation netlist

.als - alias file

.sim - Simulation profile

.dat - Probe data file

.out - Simulation output file

.olb - Symbol library

.lib - Simulation model library

자동 생성 파일자동 생성 파일

6

Capture Window

Schematic EditorSchematic Editor

Session LogSession Log

Project ManagerProject ManagerTool PaletteTool Palette

Tool barsTool barsManusManus

Menu / Window/session logMenu / Window/session log

4

7

Project Manager Window

Design Resource – Schematic 관련 데이터 관리

Schematic page(*.DSN), Design Cache,

Library(*.OLB) :Capture Symbol library

Outputs – Schematic 관련 데이터 출력 관리

Design Rule Check ( *. DRC ), Netlist file( *. NET )

Bill Of Material(BOM)

PSpice Resources – Simulation 관련 데이터 관리.

Simulation Setting(*.SIM), Stimulus File(*.STL)

Include File(*.INC)

Model Lib(*.LIB) : PSpice Model library

Design Resource – Schematic 관련 데이터 관리

Schematic page(*.DSN), Design Cache,

Library(*.OLB) :Capture Symbol library

Outputs – Schematic 관련 데이터 출력 관리

Design Rule Check ( *. DRC ), Netlist file( *. NET )

Bill Of Material(BOM)

PSpice Resources – Simulation 관련 데이터 관리.

Simulation Setting(*.SIM), Stimulus File(*.STL)

Include File(*.INC)

Model Lib(*.LIB) : PSpice Model library

Project Manager

8

Project 실행환경에서 관리자와 도면 편집기를 선택 시 Menu Bar의 옵션이 바뀌는 것을 볼 수 있을것이다. Menu Bar에서 Schematic 및 Simulation 관련 메뉴는 Place 와 PSpice 메뉴를 사용한다.

Project 실행환경에서 관리자와 도면 편집기를 선택 시 Menu Bar의 옵션이 바뀌는 것을 볼 수 있을것이다. Menu Bar에서 Schematic 및 Simulation 관련 메뉴는 Place 와 PSpice 메뉴를 사용한다.

Menus & Tool bar

Most Recently Used(MRU) 9.1ver : 한번 불러온 부품이 저장 되 있어 Library에서 부품을 불러올 경우 유용하게사용된다. 9.2version 이상 : Part 명을 직접 입력하여 부품을 배치할 수 있도록 기능 강화.

Most Recently Used(MRU) 9.1ver : 한번 불러온 부품이 저장 되 있어 Library에서 부품을 불러올 경우 유용하게사용된다. 9.2version 이상 : Part 명을 직접 입력하여 부품을 배치할 수 있도록 기능 강화.

Menu & Tool Bar

5

9

Menu / Place / Part

Place Part

키워드 입력하여등록된 라이브러리목록을 알파벳순서로 목록화시킴.

키워드 입력하여등록된 라이브러리목록을 알파벳순서로 목록화시킴.

하나의라이브러리에포함된 부품 리스트알파벳 순서로보여준다

하나의라이브러리에포함된 부품 리스트알파벳 순서로보여준다

추가된 library 리스트

추가된 library 리스트

* / ?을 이용하여부품 검색

* / ?을 이용하여부품 검색

선택 된 부품 배치선택 된 부품 배치

선택된 부품의 Capture

Symbol Display

선택된 부품의 Capture

Symbol Display선택된 부품의

Package 설명

선택된 부품의

Package 설명 PSpice & Layout 심볼 라이브러리임을설명.

PSpice & Layout 심볼 라이브러리임을설명.

라이브러리 추가라이브러리 추가

10

핀과 핀을 전기적으로 연결

Place line, poliline 전기적인 속성이 없는 라인

Connect : 부품의 핀 끝 사각형의 형태가 사라지며

연결

사선 배선 시 Shift 키와 함께 마우스를 이용.

핀과 핀을 전기적으로 연결

Place line, poliline 전기적인 속성이 없는 라인

Connect : 부품의 핀 끝 사각형의 형태가 사라지며

연결

사선 배선 시 Shift 키와 함께 마우스를 이용.

Menu / Place / Wire

Wire & Net alias

와이어에 이름을 부여. 회로 도면의 간결화 및시뮬레이션 결과 파형 및 기타 설정의 용이성.

같은 이름으로 존재 하는 경우 서로 연결된 것으로인식 되어 불 필요한 와이어를 줄여 주며, 디지털 회로설계 시 문법적인 표현으로 사용됨

와이어에 이름을 부여. 회로 도면의 간결화 및시뮬레이션 결과 파형 및 기타 설정의 용이성.

같은 이름으로 존재 하는 경우 서로 연결된 것으로인식 되어 불 필요한 와이어를 줄여 주며, 디지털 회로설계 시 문법적인 표현으로 사용됨

Bus와 Wire는 Bus Entry로서 Connecting 하며, Bus의

디지털 시그널 표현 방법 세가지

Bus위에 Net alias 표현으로 [1..?] , [1:?] , [1-?]와

같이 표현함.

Bus와 Wire는 Bus Entry로서 Connecting 하며, Bus의

디지털 시그널 표현 방법 세가지

Bus위에 Net alias 표현으로 [1..?] , [1:?] , [1-?]와

같이 표현함.

WireWire

Net AliasNet Alias

Bus EntryBus Entry

6

11

Part : 실제 물리적으로 존재하는 부품

Symbol : 회로 설계를 위해 Orcad프로그램이 제공하는 가상적인 라이브러리

Part : 실제 물리적으로 존재하는 부품

Symbol : 회로 설계를 위해 Orcad프로그램이 제공하는 가상적인 라이브러리

Part & Symbol

PartPart

SymbolSymbol

Part & Symbol

12

PSpice Input 파일 제작 시 Node name은 항상 양의 자연수이며 0(Zero)를 포함한다. 0 이외의 노드

명은 도면 제작 시 사용되는 부품과의 연결 정보를 가지며, 0(Zero)는 접지를 나타냄 0(Zero)는Source.olb에 포함 되 있으며, PSpice 시뮬레이션 환경에서 접지는 항상 0/Source를 사용해야

함을 유의함.

PSpice Input 파일 제작 시 Node name은 항상 양의 자연수이며 0(Zero)를 포함한다. 0 이외의 노드

명은 도면 제작 시 사용되는 부품과의 연결 정보를 가지며, 0(Zero)는 접지를 나타냄 0(Zero)는Source.olb에 포함 되 있으며, PSpice 시뮬레이션 환경에서 접지는 항상 0/Source를 사용해야

함을 유의함.

Menu / Place / Ground, Power

VCC

PORTLEFT-L

PORTNO-L

VCC_WAVE

OFFPAGELEFT-L

OFFPAGELEFT-R

Power Symbol : 전원용의 심벌로 사용되며 실제 전원을 가지고 있는 것이

아니며, 실제 전원과 연결하여 Net alias와 같은 의미로 사용된다.

이 심벌은 One sheet(사용되고 있는 Page 내부에서만 효력을 가짐.)

Port : 독립적으로 사용될 때 계층 구조 및 평면구도 할 것 없이 Global하게

사용된다. 프로젝트내의 모든 Page와 연결할 수 있는 용도

Off-page Connector : 전형적으로 Page와 Page를 연결 할 경우 주로

이용된다.

연결 정보를 가지고 있는 범위에 있어서의 각 Symbol의 관계

Power Symbol < Off-page connect < Port

One sheet Page – Page Hierarchical Structure

One sheet Flat Structure

One sheet

Power Symbol : 전원용의 심벌로 사용되며 실제 전원을 가지고 있는 것이

아니며, 실제 전원과 연결하여 Net alias와 같은 의미로 사용된다.

이 심벌은 One sheet(사용되고 있는 Page 내부에서만 효력을 가짐.)

Port : 독립적으로 사용될 때 계층 구조 및 평면구도 할 것 없이 Global하게

사용된다. 프로젝트내의 모든 Page와 연결할 수 있는 용도

Off-page Connector : 전형적으로 Page와 Page를 연결 할 경우 주로

이용된다.

연결 정보를 가지고 있는 범위에 있어서의 각 Symbol의 관계

Power Symbol < Off-page connect < Port

One sheet Page – Page Hierarchical Structure

One sheet Flat Structure

One sheet

Power & Ground : Capture Symbol library

7

13

일반적으로 Off-page connector는 평면 구조 도면에 적용시키지만 단일 구조 도면에서도 적용시킬수 있다.

사용 방법은 동일한 Schematic 폴더 내에 있는 서로 다른 page 도면의 off-page connector 들의서로간에 이름이 Matching을 필수로 한다.

일반적으로 Off-page connector는 평면 구조 도면에 적용시키지만 단일 구조 도면에서도 적용시킬수 있다.

사용 방법은 동일한 Schematic 폴더 내에 있는 서로 다른 page 도면의 off-page connector 들의서로간에 이름이 Matching을 필수로 한다.

Design Structure Menu / Place / Off-page Connector

Flat Design Page1Page1 Page2Page2

Design Structure ; Plat Design

s[1..8]s1s2s3s4s5s6s7s8

F8DSTM1

SIGNAME = s1..s8FILENAME = file.txt

U6

DAC8break

DB713

DB612

DB511

DB410

DB39

DB28

DB17

DB06

AGND

5

OUT 3

REF 4

s1s2

s4s3

s5s6

s8s7

0

V26V

out

14

halfadd_B

HALFADD.SCH

X

Y CARRY

SUMX

Y

U1A

74LS32

1

23

SUM

CARRY_OUT

halfadd_A

HALFADD.SCH

X

Y CARRY

SUMCARRY_IN

이 구조는 회로도의 임의의 영역을 다른 계층의 도면으로 관리하는 경우 사용되며 Project Manager 창의Schematic 폴더 아래에 또 다른 Schematic 폴더가 존재하는 형태로 나타난다. 또 하나의 블록은 시뮬레이션의관점에선 단지 하나의 라이브러리로 인식되며, 블록의 핀은 라이브러리의 핀과 같은 관점에서 해석 된다.

이 구조는 회로도의 임의의 영역을 다른 계층의 도면으로 관리하는 경우 사용되며 Project Manager 창의Schematic 폴더 아래에 또 다른 Schematic 폴더가 존재하는 형태로 나타난다. 또 하나의 블록은 시뮬레이션의관점에선 단지 하나의 라이브러리로 인식되며, 블록의 핀은 라이브러리의 핀과 같은 관점에서 해석 된다.

Hierarchical Design

SUM

X_BAR

X

U3B74LS04

34

U2C74LS089

108

Y

U2A74LS081

23

U1B74LS32

4

56

U2B74LS08

4

56

CARRY

U3A74LS04

12

Design Structure ; Hierarchical Design

8

15

Path and filename : 만약 implementation type에서 schematic view외의 항목을 선택 시 그 source 파일의 경로를 지정하여 주면 된다.

이 후 Ok를 클릭하면 +형태의 마우스로 드래그를 하여 블록을 설정 한다.

Path and filename : 만약 implementation type에서 schematic view외의 항목을 선택 시 그 source 파일의 경로를 지정하여 주면 된다.

이 후 Ok를 클릭하면 +형태의 마우스로 드래그를 하여 블록을 설정 한다.

Hierarchical Block Create Menu / Place / Hierarchical block

Hierarchical Design

Part Reference Name 부여하여 동일Name 이 없도록 주의

Part Reference Name 부여하여 동일Name 이 없도록 주의

하위 Page의 도면Type 결정

하위 Page의 도면Type 결정

Implementation Name 지정 추후 Project Manager의 폴더 구조에서Sub 폴더의 이름과 같음을확인 한다.

이것은 블록 생성 후 하위도면을 생성 할 때, 또는도면 작업 후 메인 블록에작성된 도면을 삽입 시Implementation name 으로연결됨을 알 수 있음

Implementation Name 지정 추후 Project Manager의 폴더 구조에서Sub 폴더의 이름과 같음을확인 한다.

이것은 블록 생성 후 하위도면을 생성 할 때, 또는도면 작업 후 메인 블록에작성된 도면을 삽입 시Implementation name 으로연결됨을 알 수 있음

16

사용 순서

- 블록을 선택 후 아이콘을 클릭하거나 Place / Hierarchical Pin 선택

- 핀 네임과 타입 결정 후 연결될 선이 Wire인 경우 Scalar를 , Bus인 경우 Bus를 클릭

- 생성된 핀은 Block의 외각에 배치 하며, 위의 순서를 반복 하여 제작 한다.

- 하나의 블록에 연결될 핀을 배치 완료.

* 여기서 Bus의 핀 네임은 항상 “ name[1..2] : 2bit인 경우 또는 – 또는 : 을 사용.

* 도면 내에서 블록을 복사하는 경우 일반 부품과는 달리 Reference name은 하나씩 증가 된다.

사용 순서

- 블록을 선택 후 아이콘을 클릭하거나 Place / Hierarchical Pin 선택

- 핀 네임과 타입 결정 후 연결될 선이 Wire인 경우 Scalar를 , Bus인 경우 Bus를 클릭

- 생성된 핀은 Block의 외각에 배치 하며, 위의 순서를 반복 하여 제작 한다.

- 하나의 블록에 연결될 핀을 배치 완료.

* 여기서 Bus의 핀 네임은 항상 “ name[1..2] : 2bit인 경우 또는 – 또는 : 을 사용.

* 도면 내에서 블록을 복사하는 경우 일반 부품과는 달리 Reference name은 하나씩 증가 된다.

Hierarchical Pin Menu / Place / Hierarchical pin

Hierarchical Pin

활성화 한 후

Place / Hierarchical Pin

및 단축 아이콘 선택

활성화 한 후

Place / Hierarchical Pin

및 단축 아이콘 선택

9

17

Hierarchical Pin

Hierarchy Structure

관리자 폴더구조 확인관리자 폴더구조 확인

18

Sample Circuit <Full Adder>

Main Schematic

10

19

Sample Circuit <Half Adder>

Sub Schematic

20

R1

10

R2

10

R3

10

R4

10

R5

10

R6

20

R7

30

R8

40

V110V

0

VCC

VEE

VEE

VEE

VCC

VCC

V2100V

0

N1 N1

N2 N2

Offpage1 Offpage1

Port1Port1

0

Page 1

ExamplePage 내에서만 적용Page 내에서만 적용

Page – Page의 범위까지 적용Page – Page의 범위까지 적용

Global ConnectorGlobal Connector

Capture Symbol : Capsym.olb

Ground, Power,

Off-page connector

Hierarchical Port

전기적 특성이 없으며, 단지 연결

커넥터로만 사용된다.

Capture Symbol : Capsym.olb

Ground, Power,

Off-page connector

Hierarchical Port

전기적 특성이 없으며, 단지 연결

커넥터로만 사용된다.

Power & Ground & Flat & Hierarchical : Exam

11

21

- Color / Print : 도면에서 사용된 모든 객체들은 체크박스에서의 설정에 관계없이 화면에 언제나 나타난다. 작업 도면의 바탕색, 부품, 선 등의 색 지정을 가능하게 한다.

- Grid Display : Schematic editor와 Part 및 Symbol edit의 격자에 대한 설정을 한다.Point snap to grid : 격자를 기준으로 또는 무시하고 도면의 객체를 이동 시 사용

회로 작성 시 : Snap to grid를 체크 Part and Symbol편집 시 : 제거 후 사용

- Pan and Zoom : Schematic 작업 시 마우스의 이동에 따른 도면 이동 및 속도 또한 zoom factor는 확대에

관한 줌 계수를 나타내는 것으로 default 2 값을 갖는다. - Select : 커서로 임의의 영역을 할당할 때에 디바이스의 전체가 블록으로 지정되어야 활성화가 되는지,

아니면 디바이스의 어느 일부분만 블록으로 지정되어도 활성화되는지의 여부를 설정해 주는

Option- Miscellaneous

Auto Reference … 부품을 배치할 때 Reference를 자동적으로 부여 할 것인가 설정

Intertool Communication … Capture에서의 정보를 Layout, PSpice, 등을 사용하여 디지인의

정보를 나타나게 하고 상호 호환하게 하는 기능. Capture만 이용 시 이 기능이 선택되지

않으면 보다 빠른 작업을 할 수 있다.

- Color / Print : 도면에서 사용된 모든 객체들은 체크박스에서의 설정에 관계없이 화면에 언제나 나타난다. 작업 도면의 바탕색, 부품, 선 등의 색 지정을 가능하게 한다.

- Grid Display : Schematic editor와 Part 및 Symbol edit의 격자에 대한 설정을 한다.Point snap to grid : 격자를 기준으로 또는 무시하고 도면의 객체를 이동 시 사용

회로 작성 시 : Snap to grid를 체크 Part and Symbol편집 시 : 제거 후 사용

- Pan and Zoom : Schematic 작업 시 마우스의 이동에 따른 도면 이동 및 속도 또한 zoom factor는 확대에

관한 줌 계수를 나타내는 것으로 default 2 값을 갖는다. - Select : 커서로 임의의 영역을 할당할 때에 디바이스의 전체가 블록으로 지정되어야 활성화가 되는지,

아니면 디바이스의 어느 일부분만 블록으로 지정되어도 활성화되는지의 여부를 설정해 주는

Option- Miscellaneous

Auto Reference … 부품을 배치할 때 Reference를 자동적으로 부여 할 것인가 설정

Intertool Communication … Capture에서의 정보를 Layout, PSpice, 등을 사용하여 디지인의

정보를 나타나게 하고 상호 호환하게 하는 기능. Capture만 이용 시 이 기능이 선택되지

않으면 보다 빠른 작업을 할 수 있다.

Menu / Option / [Preferences]Preferences

Schematic Capture Environment

22

Color / Print

Print 여부를 결정.Print 여부를 결정.

Schematic Properties Color 결정.Schematic Properties Color 결정.


12

23

Grid Display

Grid의 표시 여부, Grid 타입을 결정 적용 영역을 결정Grid의 표시 여부, Grid 타입을 결정 적용 영역을 결정

Displayed 항목 : schematic 혹은 part edit window에서의 grid를 표시.

Grid style : grid를 라인으로 하는지 혹은 도트(점)로 하는지 결정.

Pointer snap to grid : 격자에 규격에 또는 규격에 제한 없이 Schematic의 모든 객체를 이동 배치 설정

Displayed 항목 : schematic 혹은 part edit window에서의 grid를 표시.

Grid style : grid를 라인으로 하는지 혹은 도트(점)로 하는지 결정.

Pointer snap to gridPointer snap to grid : 격자에 규격에 또는 규격에 제한 없이 Schematic의 모든 객체를 이동 배치 설정


Capture Tool BarCapture Tool Bar

24

Pan & Zoom / Select / Text Editor


확대와 축소 시 배율 값 조정

객체를 선택하여 drag 시자동 스크롤의 배율 값 조정

확대와 축소 시 배율 값 조정

객체를 선택하여 drag 시자동 스크롤의 배율 값 조정

Schematic Editor에서 객체를 drag하여 선택 시 drag범위의 객체가박스 안에 모두 들어가는지의 여부 결정

여러 개의 객체를 선택하여 drag시 객체의 외각선을 정확하게표시하여 주는 개수를 정의

Schematic Editor에서 객체를 drag하여 선택 시 drag범위의 객체가박스 안에 모두 들어가는지의 여부 결정

여러 개의 객체를 선택하여 drag시 객체의 외각선을 정확하게표시하여 주는 개수를 정의

도면 상에서 사용 할 font 설정도면 상에서 사용 할 font 설정

13

25

Miscellaneous

박스나 원을 그릴 시에fill(채우기) style를 설정.

Session log 창에서 사용 될font를 지정.

Text Rendering - Text 를 표현시 외각선 만을 표시 할것인지의 여부.

Auto Recovery - 설정 시간에맞추어 자동 저장 기능.

박스나 원을 그릴 시에fill(채우기) style를 설정.

Session log 창에서 사용 될font를 지정.

Text Rendering - Text 를 표현시 외각선 만을 표시 할것인지의 여부.

Auto Recovery - 설정 시간에맞추어 자동 저장 기능.

Auto Recovery – 자동저장 시간을 설정한다.

Auto Reference – 부품을 배치 시 자동으로 Reference name이 생성.

Intertool Communication – Layout과의 cross probing기능 제공.

* PSpice 작업 시 시뮬레이션을 진행 하게 되면 Capture에서 작업된 모든 설정 항목 및 도면 자체의파일은 자동 저장된다. 즉, 시뮬레이션을 실행 하게 되면, 기존의 설정 항목에 의한 모든 데이터는Update되게 된다. 원본의 파일은 보전이 되지 않은 것에 유의.

Auto Recovery – 자동저장 시간을 설정한다.

Auto Reference – 부품을 배치 시 자동으로 Reference name이 생성.

Intertool Communication – Layout과의 cross probing기능 제공.

* PSpice 작업 시 시뮬레이션을 진행 하게 되면 Capture에서 작업된 모든 설정 항목 및 도면 자체의파일은 자동 저장된다. 즉, 시뮬레이션을 실행 하게 되면, 기존의 설정 항목에 의한 모든 데이터는Update되게 된다. 원본의 파일은 보전이 되지 않은 것에 유의.


26

- Font : Alias, Bookmark, Pin Name, Pin Number등의 Text에 관한 사항을 지정한다

- Title Block : 이 옵션은 디자인 도면을 완성한 후 사용자가 도면의 목적과 작업된 내용 그리고 디자이너의

이름과 계층구조 시에 개별도면의 번호 등의 전기적인 정보를 가지지 않은 부수적인 내용을

표현하고자 하는 경우에 사용되는 옵션이다.

-Page size : 새롭게 적용될 프로젝트의 Page설정을 Inch 및 Millimeter단위로 설정하며, 작업 중의

Schematic Page는 Option / Schematic page properties에서 설정 가능하다.-Grid Reference : 도면 가장자리에 있는 격자를 설정 Grid Reference을 알파벳이나 숫자로 설정하고 셀의

넓이를 조정할 수 도 있다.이 설정을 프린트 할 때 나타나게 하거나 나타나지 않게 지정할 수 도 있다.

-Hierarchy : 이 기능은 앞으로의 디자인할 계층구조 디자인 때에 계층구조 블록과 부품들에 대한 우선

순위에 관한 내용을 설명한다. -SDT Compatibility : Orcad Window에서 Dos로 또는 Dos에서 Window로 변환 시 속성 Table의

Matching항목 지정.3

- Font : Alias, Bookmark, Pin Name, Pin Number등의 Text에 관한 사항을 지정한다

- Title Block : 이 옵션은 디자인 도면을 완성한 후 사용자가 도면의 목적과 작업된 내용 그리고 디자이너의

이름과 계층구조 시에 개별도면의 번호 등의 전기적인 정보를 가지지 않은 부수적인 내용을

표현하고자 하는 경우에 사용되는 옵션이다.

--Page sizePage size : 새롭게 적용될 프로젝트의 Page설정을 Inch 및 Millimeter단위로 설정하며, 작업 중의

Schematic Page는 Option / Schematic page properties에서 설정 가능하다.-Grid Reference : 도면 가장자리에 있는 격자를 설정 Grid Reference을 알파벳이나 숫자로 설정하고 셀의

넓이를 조정할 수 도 있다.이 설정을 프린트 할 때 나타나게 하거나 나타나지 않게 지정할 수 도 있다.

-Hierarchy : 이 기능은 앞으로의 디자인할 계층구조 디자인 때에 계층구조 블록과 부품들에 대한 우선

순위에 관한 내용을 설명한다. -SDT Compatibility : Orcad Window에서 Dos로 또는 Dos에서 Window로 변환 시 속성 Table의

Matching항목 지정.3

Design Template <Menu / Option / Design Template>

Design Template는 새로 시작되는 프로젝트에 영구적으로 적용된다. Design Template는 새로 시작되는 프로젝트에 영구적으로 적용된다.


14

27

<Menu / Option / Design Template>Font 새로운 프로젝트를 시작할 때의 Capture 환경 설정새로운 프로젝트를 시작할 때의 Capture 환경 설정


Schematic 도면에서 사용할 text의 type에 따라 font를 설정.Schematic 도면에서 사용할 text의 type에 따라 font를 설정.

새로운 프로젝트 를 시작할 때에 지정된 title block이 배치되고이 창에서 기입한 값이 그 Title block에 자동으로 기입된다.

새로운 프로젝트 를 시작할 때에 지정된 title block이 배치되고이 창에서 기입한 값이 그 Title block에 자동으로 기입된다.

Schematic Editor의 Page Size 설정 Inch 및 Millimeter 단위Schematic Editor의 Page Size 설정 Inch 및 Millimeter 단위

28

<Menu / Option / Schematic Page Properties / Page Size>Schematic Page Properties

현재 작업 중인 Capture Schematic 환경의 Page size, Grid Reference, Miscellaneous 설정현재 작업 중인 Capture Schematic 환경의 Page size, Grid Reference, Miscellaneous 설정


15

29

Manager Tool

Capture에서 부품의 배치와 배선이 완료되면 디자인 과정을 마치도록 도와 주기 위한 관리자 Tool Menu 명령을 사용한다. 하지만 프로젝트에 포함되지 않은 계층구조의 도면에는 이 명령이무의미하다.

아래에는 Capture Design의 전체적인 흐름도를 설명한다. 디자인 매니저 창에서 디자인 파일, 스키매트 폴더, 그리고 스키매트 페이지 중, 하나를 선택하게 되면 유틸리티 아이콘들이 활성화되고 실행 가능한 상태로 된다.

Capture에서 부품의 배치와 배선이 완료되면 디자인 과정을 마치도록 도와 주기 위한 관리자 Tool Menu 명령을 사용한다. 하지만 프로젝트에 포함되지 않은 계층구조의 도면에는 이 명령이무의미하다.

아래에는 Capture Design의 전체적인 흐름도를 설명한다. 디자인 매니저 창에서 디자인 파일, 스키매트 폴더, 그리고 스키매트 페이지 중, 하나를 선택하게 되면 유틸리티 아이콘들이 활성화되고 실행 가능한 상태로 된다.

좌측의그림과같이관리자목록이활성화된

상태에서만 Tool이란메뉴가활성화된다.

Project Manager Tool

Schematic Editor 활성화 시

Schematic Editor 활성화 시

30

Annotate <Project Manager 활성화 / Tool / Annotate>

회로도 상의 부품에 일련번호를 자동으로 부여하는기능으로 일반 부품은 U1, U2 …, 저항은 R1, R2…캐패시터는 C1, C2… 등의 번호를 부여하고 그 번호를Part Reference Name이라 부른다.

회로도 상의 부품에 일련번호를 자동으로 부여하는기능으로 일반 부품은 U1, U2 …, 저항은 R1, R2…캐패시터는 C1, C2… 등의 번호를 부여하고 그 번호를Part Reference Name이라 부른다.

이런 Reference Name을 기입하는 과정을 Annotating, 또는 Update Part Reference라 하는데 Option menu →Preference → Miscellaneous에 ‘Auto Reference' 라는 선택 항목이 있어서 부품을 불러올 때 자동으로Reference Name이 갱신되지만 부품을 Copy할 경우는 갱신되지 않아서, 부품을 선택하고 오른쪽 마우스를누르면 나타나는 Edit property 창에서 개별적으로 바꿔주기도 한다.

Annotate 창에는 전체 부품의 명칭을 Reset (U?, R?...) 하거나 한꺼번에 갱신 시키는 등의 선택 항목이 있다.

이런 Reference Name을 기입하는 과정을 Annotating, 또는 Update Part Reference라 하는데 Option menu →Preference → Miscellaneous에 ‘Auto Reference' 라는 선택 항목이 있어서 부품을 불러올 때 자동으로Reference Name이 갱신되지만 부품을 Copy할 경우는 갱신되지 않아서, 부품을 선택하고 오른쪽 마우스를누르면 나타나는 Edit property 창에서 개별적으로 바꿔주기도 한다.

Annotate 창에는 전체 부품의 명칭을 Reset (U?, R?...) 하거나 한꺼번에 갱신 시키는 등의 선택 항목이 있다.

U1A

7400

1

23

U1A

7400

1

23

U3A

7400

1

23

U?A

7400

1

23


16

31

도면 전체적으로 update시 적용

선택 도면만을 update시 적용

도면 전체적으로 update시 적용

선택 도면만을 update시 적용

기존의 Reference name을 가지고 있는 것 외 초기화

(? Mark) 되어있는 것 만을 update.

기존의 Reference name을 가지고 있는 것을 무시하고처음부터 갱신.

모든 Reference name을 초기화

평면 도면을 연결하고 있는 off-page connector 주위에연결된 페이지 넘버를 표시.

Intersheet Reference를 삭제.

기존의 Reference name을 가지고 있는 것 외 초기화

(? Mark) 되어있는 것 만을 update.

기존의 Reference name을 가지고 있는 것을 무시하고처음부터 갱신.

모든 Reference name을 초기화

평면 도면을 연결하고 있는 off-page connector 주위에연결된 페이지 넘버를 표시.

Intersheet Reference를 삭제.

Reference update시 부품을 물리적으로 판단 Reference Update. 계층구조로 설계된 도면에서 적용.

부품을 논리적으로 판단 Reference update. PSpice,단면혹은 평면구조에서 적용.

Reference update시 부품을 물리적으로 판단 Reference Update. 계층구조로 설계된 도면에서 적용.

부품을 논리적으로 판단 Reference update. PSpice,단면혹은 평면구조에서 적용.


32

Design Rule Check & ERC Matrix <Project Manager 활성화 / Tool / Design Rule Check>

회로도면 완성 후 회로의 전기적속성의 충돌 여부나 미 연결된 배선등의 Error Check 기능을 갖고있으며, Electronic CAD의 가장 큰장점이기도 한 과정이다.

회로도면 완성 후 회로의 전기적속성의 충돌 여부나 미 연결된 배선등의 Error Check 기능을 갖고있으며, Electronic CAD의 가장 큰장점이기도 한 과정이다.

Pin과 port의 속성들 (input, output, power, bi-directional...)이 유기적으로 연결되어있는데 이에 대한 전반적인 전기적 속성검사를 ERC matrix에 의해서 진행하며, 사용자가 속성에 대한 검사기준을 설정할 수있다.

Pin과 port의 속성들 (input, output, power, bi-directional...)이 유기적으로 연결되어있는데 이에 대한 전반적인 전기적 속성검사를 ERC matrix에 의해서 진행하며, 사용자가 속성에 대한 검사기준을 설정할 수있다.


17

33

Create Netlist <Project Manager 활성화 / Tool / Create Netlist>

Capture program을 사용하는 주요

목적중의 하나인 이 과정은

회로도에 구성되어 있는 부품간의

선 연결정보를 지니는 Netlist file의

생성이다.

상단의 Tap key를 이용하여 사용할

tool에 맞게 Netlist를 생성시킬 수

있다.

Capture의 Net정보가 변경될 시

자동으로 Layout에서 감지

작업중인 보드상에서 Net 혹은

component를 추가한다.

Capture program을 사용하는 주요

목적중의 하나인 이 과정은

회로도에 구성되어 있는 부품간의

선 연결정보를 지니는 Netlist file의

생성이다.

상단의 Tap key를 이용하여 사용할

tool에 맞게 Netlist를 생성시킬 수

있다.

Capture의 Net정보가 변경될 시

자동으로 Layout에서 감지

작업중인 보드상에서 Net 혹은

component를 추가한다.

PSpice netlist의 Type에는 Flat Design에 대한 Netlist 형태 및 Hierarchical Format , Sub-circuit Format 으로

Netlist를 출력한다.

Hierarchical 및 Sub-circuit인 경우는 확장자를 Lib로 가져가며, 후에 도면을 하나의 라이브러리로 제작 시

사용된다.

PSpice netlist의 Type에는 Flat Design에 대한 Netlist 형태 및 Hierarchical Format , Sub-circuit Format 으로

Netlist를 출력한다.

Hierarchical 및 Sub-circuit인 경우는 확장자를 Lib로 가져가며, 후에 도면을 하나의 라이브러리로 제작 시

사용된다.


34

Netlist Hierarchical & Sub-circuit Format

* Subcircuit Netlist

.SUBCKT FULLADD CARRY_IN CARRY_OUT SUM X Y

X_U2A N00013 N00023 CARRY_OUT $G_DPWR $G_DGND 74LS32 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

.ENDS FULLADD

* Subcircuit Netlist

.SUBCKT FULLADD CARRY_IN CARRY_OUT SUM X Y



.ENDS FULLADD

* Flat Design Netlist

.EXTERNAL OUTPUT SUM

.EXTERNAL INPUT X

.EXTERNAL INPUT Y

.EXTERNAL OUTPUT CARRY_OUT

.EXTERNAL INPUT CARRY_IN



* Flat Design Netlist

.EXTERNAL OUTPUT SUM

.EXTERNAL INPUT X

.EXTERNAL INPUT Y

.EXTERNAL OUTPUT CARRY_OUT

.EXTERNAL INPUT CARRY_IN



* Hierarchical Netlist

X_halfadd_A N00013 SUM CARRY_IN N00011 HALFADD

X_halfadd_B N00023 N00011 X Y HALFADD



.SUBCKT HALFADD CARRY SUM X Y

.ENDS HALFADD

* Hierarchical Netlist

X_halfadd_A N00013 SUM CARRY_IN N00011 HALFADD

X_halfadd_B N00023 N00011 X Y HALFADD



.SUBCKT HALFADD CARRY SUM X Y

.ENDS HALFADD

CARRY_IN SUM

CARRY_OUT

X

halfadd_B

HALFADD.SCH

X

Y CARRY

SUM

Y

halfadd_A

HALFADD.SCH

X

Y CARRY

SUM

U2A

74LS32

1

23

Create PSpice Netlist

Subcircuit Format NetlistSubcircuit Format Netlist

Hierarchical Format NetlistHierarchical Format NetlistNormal Format NetlistNormal Format Netlist

18

35

U3

BU

1A

U2

A U3

A

VC C GN

D

Lab…..Q&A

36

전기,전자 및 디지털회로 등을 설계할 경우에는 회로 특성을 평가할 수 있는 정확한 방법이 필수적이다.

이러한 회로를 직접 제작하여 실험할 수도 있지만 ,이렇게 할 경우에는 회로구성 및 특성해석에 많은 시간과계측장비 및 경비가 필요하지만 실제로 회로를 제작하기 전에 컴퓨터를 이용하여 계산하고 측정,평가하는 과정을거치는 곳이 현재 회로설계 및 제작 시에 반드시 필요적인 사항이 되었다.이러한 과정을 시뮬레이션 (simulation) 이라 한다

SPICE는 컴퓨터를 이용하여 전지,전자회로의 해석 및 설계를 위해 1972년 미국 Berkely대학에서 개발한프로그램이다.

SPICE의 개발에 의해 트랜지스터의 동작 점,과도 특성해석 및 주파수 응답해석 등의 전기,전자회로에 대한복잡하고 다양한 해석이 가능하게 되었고 모든 회로에 공통으로 사용하는 저항, 콘덴서, 인덕터 등의 수동소자와다이오드, 트랜지스터, FET등의 능동소자에 대한 모델을 자료화함으로써 거의 모든 회로에 대한 시뮬레이션이가능하다.

Pspice란 ?최근까지도SPICE는 1972년에 개발한 Berkely SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션프로그램이다.PSpice는 회로의 설계와 편집,시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture , Stimulus editor , PSpice A/D, Probe로 구성되어 있다.

또한 14,000개의 Analog library와 2,000개의Digital library로 구성되어 있고 Vendor와 PSpice가 제공하는library를 수정하여 새로운 model를 생성할 수 있는 기능을 제공한다.

새롭게 출시된 Advanced Analysis는 엔지니어로 하여금 한 도면에 대한 고급적인 옵션을 제공한다.

Advanced Analysis는 PSpice과 함께 실행 되며, 추가적인 5000여개의 라이브러리를 이용할 수 있다.

전기,전자 및 디지털회로 등을 설계할 경우에는 회로 특성을 평가할 수 있는 정확한 방법이 필수적이다.

이러한 회로를 직접 제작하여 실험할 수도 있지만 ,이렇게 할 경우에는 회로구성 및 특성해석에 많은 시간과계측장비 및 경비가 필요하지만 실제로 회로를 제작하기 전에 컴퓨터를 이용하여 계산하고 측정,평가하는 과정을거치는 곳이 현재 회로설계 및 제작 시에 반드시 필요적인 사항이 되었다.이러한 과정을 시뮬레이션 (simulation) 이라 한다

SPICE는 컴퓨터를 이용하여 전지,전자회로의 해석 및 설계를 위해 1972년 미국 Berkely대학에서 개발한프로그램이다.

SPICE의 개발에 의해 트랜지스터의 동작 점,과도 특성해석 및 주파수 응답해석 등의 전기,전자회로에 대한복잡하고 다양한 해석이 가능하게 되었고 모든 회로에 공통으로 사용하는 저항, 콘덴서, 인덕터 등의 수동소자와다이오드, 트랜지스터, FET등의 능동소자에 대한 모델을 자료화함으로써 거의 모든 회로에 대한 시뮬레이션이가능하다.

Pspice란 ?최근까지도SPICE는 1972년에 개발한 Berkely SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션프로그램이다.PSpice는 회로의 설계와 편집,시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture , Stimulus editor , PSpice A/D, Probe로 구성되어 있다.

또한 14,000개의 Analog library와 2,000개의Digital library로 구성되어 있고 Vendor와 PSpice가 제공하는library를 수정하여 새로운 model를 생성할 수 있는 기능을 제공한다.

새롭게 출시된 Advanced Analysis는 엔지니어로 하여금 한 도면에 대한 고급적인 옵션을 제공한다.

Advanced Analysis는 PSpice과 함께 실행 되며, 추가적인 5000여개의 라이브러리를 이용할 수 있다.

PSpice intro

Spice (Simulation Program With Integrated Circuit Emphasis)란 ?Spice (Simulation Program With Integrated Circuit Emphasis)란 ?

19

37

PSpice System Block

38

R1

1k

V10VdcR2

1k

Output_nodeinput_node

0

C1

1n

도면 작성 순서

1. R , C , VDC전원 배치

Place / Place part

R,C / Analog.olb VDC / Source.olb

2. Ground 배치

Place / Place Ground

0 / source.olb

3. 배선 Place / Place Wire

도면 작성 순서

1. R , C , VDC전원 배치

Place / Place part

R,C / Analog.olb VDC / Source.olb

2. Ground 배치

Place / Place Ground

0 / source.olb

3. 배선 Place / Place Wire

PSpice용 접지는 “0”로 사용된다.

Place Ground에 포함 하는 라이브러리

- Source.lib : 0 , $D_H , $D_LO - Capsym.olb <Capture Symbol>

VCC Series

Ground Series

PSpice용 접지는 “0”로 사용된다.

Place Ground에 포함 하는 라이브러리

- Source.lib : 0 , $D_H , $D_LO - Capsym.olb <Capture Symbol>

VCC Series

Ground Series

LO

0

HI

Schematic Entry

20

39

1. Place/Part 선택 (혹은toolbar button , P를 클릭).

2. Place Part 대화창에서 Source라는 라이브러리에서 VDC를 선택한다.

3. 아래와 같이 VDC의 Symbol이 나타나고 OK를 선택하면 대화창을 닫혀지고 마우스 끝에 VDC소자를

배치할 수 있는 상태가 된다.

4. 배치위치의 도면에 source를 배치한다. DC전원 설정은 0VDC를 더블 클릭하여 원하는 전압 값으로 변경

* 각 부품 별 Value를 설정 : 용량의 단위는 자체 인식하며, 크기의 단위만 적용한다.

P,p – Pico U,u – Micrometer M,m – millimeter K,k – Kilometer Meg,meg – Mega

Resistors배치 (capacitor , inductor)

1. Place/Part 선택 (<SHIFT-P> , toolbar button).

2. Part dialog에 R을 친다.

3. OK.

4. 첫번째 저항(R1)을 O.K을 클릭

5. <CTRL-R>을 누르면 resistor이 회전한다.

6. (R2)를 같은 방법으로 배치.

1. Place/Part 선택 (혹은toolbar button , P를 클릭).

2. Place Part 대화창에서 Source라는 라이브러리에서 VDC를 선택한다.

3. 아래와 같이 VDC의 Symbol이 나타나고 OK를 선택하면 대화창을 닫혀지고 마우스 끝에 VDC소자를

배치할 수 있는 상태가 된다.

4. 배치위치의 도면에 source를 배치한다. DC전원 설정은 0VDC를 더블 클릭하여 원하는 전압 값으로 변경

* 각 부품 별 Value를 설정 : 용량의 단위는 자체 인식하며, 크기의 단위만 적용한다.

P,p – Pico U,u – Micrometer M,m – millimeter K,k – Kilometer Meg,meg – Mega

Resistors배치 (capacitor , inductor)

1. Place/Part 선택 (<SHIFT-P> , toolbar button).

2. Part dialog에 R을 친다.

3. OK.

4. 첫번째 저항(R1)을 O.K을 클릭

5. <CTRL-R>을 누르면 resistor이 회전한다.

6. (R2)를 같은 방법으로 배치.

Place VDC

Voltage source 배치Voltage source 배치

40

- PSpice library file name: *.lib ASCII text file (.model과 .subckt 구성)

도면상에서의 직접 사용은 불가하지만 symbol library를 이용해 회로를 구성한 다음 시뮬레이션 시 참조한다.

- symbol library file name: *.olb

도면상에서의 회로를 설계할 수 있게 소자의 심벌을 정의해 놓은 file device의 그래픽 표현과 속성에 대한

정보를 포함하고 있다.

라이브러리 사용상 주의사항

인스톨이 끝난 상태에서는 라이브러리 각각 Path를 가지고 있고, 이 디렉터리를 변경시킬 경우 각각의

라이브러리 들의 Path가 같이 변경된다.

이것을 복구하기 위해서는 시뮬레이션 설정에서 각각의 라이브러리의 Path를 다시 지정해 주어야 한다. (이점에

유의하여 디렉터리 변경이 없어야 함.)

이 두 디렉토리에 있는 라이브러리들의 차이는 PCB용 . 즉, ASCII text file(*.Lib)를 포함하고 있지 않다는

것인데 시뮬레이션에서는 각각의 소자들의 데이터 시트의 특성을 가지고 실행되기 때문에 시뮬레이션을 위한

도면 구성을 위해서는 모델로서 특성을 가지고 있는 PSpice의 디렉터리에 포함된 라이브러리들을 사용해야

한다.

Note : Capture의 라이브러리를 사용할 경우 Error massage는 다음과 같다.

“ WARNING: Part Part_name has no simulation model. ”

- PSpice library file name: *.lib ASCII text file (.model과 .subckt 구성)

도면상에서의 직접 사용은 불가하지만 symbol library를 이용해 회로를 구성한 다음 시뮬레이션 시 참조한다.

- symbol library file name: *.olb

도면상에서의 회로를 설계할 수 있게 소자의 심벌을 정의해 놓은 file device의 그래픽 표현과 속성에 대한

정보를 포함하고 있다.

라이브러리 사용상 주의사항

인스톨이 끝난 상태에서는 라이브러리 각각 Path를 가지고 있고, 이 디렉터리를 변경시킬 경우 각각의

라이브러리 들의 Path가 같이 변경된다.

이것을 복구하기 위해서는 시뮬레이션 설정에서 각각의 라이브러리의 Path를 다시 지정해 주어야 한다. (이점에

유의하여 디렉터리 변경이 없어야 함.)

이 두 디렉토리에 있는 라이브러리들의 차이는 PCB용 . 즉, ASCII text file(*.Lib)를 포함하고 있지 않다는

것인데 시뮬레이션에서는 각각의 소자들의 데이터 시트의 특성을 가지고 실행되기 때문에 시뮬레이션을 위한

도면 구성을 위해서는 모델로서 특성을 가지고 있는 PSpice의 디렉터리에 포함된 라이브러리들을 사용해야

한다.

Note : Capture의 라이브러리를 사용할 경우 Error massage는 다음과 같다.

“ WARNING: Part Part_name has no simulation model. ”

PSpice library

21

41

이 두 라이브러리 경로는 서로 틀리며, 두

라이브러리는 PCB용과 SIMULATION 용

으로 구분되어 있음을 상기 해야 함.

PCB를 위한 디자인 작업 시 OLB 파일의

포맷의 라이브러리가 필요하며,

Simulation을 위한 디자인 작업 시 OLB & LIB포맷의 라이브러리가 필요.

이 두 라이브러리 경로는 서로 틀리며, 두

라이브러리는 PCB용과 SIMULATION 용

으로 구분되어 있음을 상기 해야 함.

PCB를 위한 디자인 작업 시 OLB 파일의

포맷의 라이브러리가 필요하며,

Simulation을 위한 디자인 작업 시 OLB & LIB포맷의 라이브러리가 필요.

PSpice & Capture library

첫번째GND_FIELD SIGNAL은

CAPSYM이라는 라이브러리에서 불러오며,

Symbol Name이 “GND_FIELD SIGNAL”임.

이 부품을 사용 시 회로의 Netlist는 부품

이름

으로 생성되며, 시뮬레이션을 위한 Netlist 생

성 시 접지로서의 노드 이름을 가질 수 없다.





이름

으로 생성되며, 시뮬레이션을 위한 Netlist 생

성 시 접지로서의 노드 이름을 가질 수 없다.





이름으로 생성되며, 시뮬레이션을 위한

Netlist 생성 시 접지로서의 노드 이름을 가질

수 없다.





이름으로 생성되며, 시뮬레이션을 위한

Netlist 생성 시 접지로서의 노드 이름을 가질

수 없다.

노드 이름이 “0”인 PSpice library 노드 이름이 “0”인 PSpice library

42

Part Properties

객체 활성화 후 오른 쪽 마우스를 이용한

Pop-up Menu 목록의 Part Properties 선택

객체 활성화 후 오른 쪽 마우스를 이용한

Pop-up Menu 목록의 Part Properties 선택

새 로 운 Column 생성 시 사용

새 로 운 Column 생성 시 사용

선 택 된 Column 의

Display Format 설정

선 택 된 Column 의

Display Format 설정Properties Type 에

따른 Filter 기능

Properties Type 에

따른 Filter 기능

편집 가능한

Area편집 가능한

Area

편집 할 수

없는 Area편집 할 수

없는 Area

22

43

* source RC_DCV_V1 INPUT_NODE 0 0VdcR_R1 INPUT_NODE OUTPUT_NODE 1k R_R2 0 OUTPUT_NODE 1k C_C1 0 OUTPUT_NODE 1n

* source RC_DCV_V1 INPUT_NODE 0 0VdcR_R1 INPUT_NODE OUTPUT_NODE 1k R_R2 0 OUTPUT_NODE 1k C_C1 0 OUTPUT_NODE 1n

V10Vdc

R1

1k

R2

1k

C1

1n

0


<Menu / PSpice / Create Netlist><Menu / PSpice / Create Netlist>

작성된 도면의 Net 연결 정보를 출력 PSpice /Create netlist 를 클릭하여, Netlist file이 ProjectManager의 Output Directory에 저장됨을

확인하고, PSpice Netlist Format을 확인한다. 시뮬레이션을 위한 도면에서 사용되는 접지는

항상 0 임을 확인한다.도면에 사용된 Net alias를 통하여 노드 네임을

결정할 수 있으며, 이 이름은 여러 목적으로 사용

될 수 있으며 후에 기능 소개에도 계속 사용된다.

작성된 도면의 Net 연결 정보를 출력 PSpice /Create netlist 를 클릭하여, Netlist file이 ProjectManager의 Output Directory에 저장됨을

확인하고, PSpice Netlist Format을 확인한다. 시뮬레이션을 위한 도면에서 사용되는 접지는

항상 0 임을 확인한다.도면에 사용된 Net alias를 통하여 노드 네임을

결정할 수 있으며, 이 이름은 여러 목적으로 사용

될 수 있으며 후에 기능 소개에도 계속 사용된다.

Create Netlist

Double ClickDouble Click

Circuit Create for SimulationCircuit Create for Simulation

44

R1은 Analog.olb에서 R2는 Discreate.olb의 두개의 저항의차이점은 시뮬레이션이 가능함과 그렇지 않음을 보여 준다.위의 그림 중 Property Editor에 R1과 R2의 속성에 PSpiceTemplate이 있고 없음을 확인 할 수 있다.R2에 R1과 같은 PSpice Template을 입력 후 시뮬레이션 가능한라이브러리로 생성이 가능함.이 PSpice Template은 Part Editor에서 수정이 가능하며, 다음페이지에서 설명.

R1은 Analog.olb에서 R2는 Discreate.olb의 두개의 저항의차이점은 시뮬레이션이 가능함과 그렇지 않음을 보여 준다.위의 그림 중 Property Editor에 R1과 R2의 속성에 PSpiceTemplate이 있고 없음을 확인 할 수 있다.R2에 R1과 같은 PSpice Template을 입력 후 시뮬레이션 가능한라이브러리로 생성이 가능함.이 PSpice Template은 Part Editor에서 수정이 가능하며, 다음페이지에서 설명.

R1

1k

R2

R

Analog.olb Discrete.olb

Part Editor

부품 선택 후 오른 쪽 마우스의 Pop-up Menu부품 선택 후 오른 쪽 마우스의 Pop-up Menu

Part EditorPart Editor Menu Bar / OptionsMenu Bar / Options

Menu Bar / Options / Part Properties 실행 화면Menu Bar / Options / Part Properties 실행 화면

23

45

Part User Properties

저항 R의 User Properties저항 R의 User PropertiesImplementation : 부품의 고유 이름이며, 프로그램

상에서 implementation의 개념은 사용상에 많은

비중을 차지함.Part Reference : 부품 참조 번호 R? 인 경우

R1,R2…로 Schematic 작업 시 자동 생성 됨.PSpice Template : PSpice Netlist를 생성하기 위한

부품의 Part library의 Syntax Pin Name & Pin number : 핀 이름과 번호는 같지

않게 설정 되 있으며, PSpice Template에서 정의에

의한 노드 이름은 Pin Name과 같게 설정됨.

Implementation : 부품의 고유 이름이며, 프로그램

상에서 implementation의 개념은 사용상에 많은

비중을 차지함.Part Reference : 부품 참조 번호 R? 인 경우

R1,R2…로 Schematic 작업 시 자동 생성 됨.PSpice Template : PSpice Netlist를 생성하기 위한

부품의 Part library의 Syntax Pin Name & Pin number : 핀 이름과 번호는 같지

않게 설정 되 있으며, PSpice Template에서 정의에

의한 노드 이름은 Pin Name과 같게 설정됨.

Pin Number Visible 의 Value 값을 True로 변경 시 Resistor<부품을 처음 배치 시 왼쪽 핀이 1번 오른 쪽 핀이 2번으로 정의 되어 있음을 확인>Pin Name Visible의 Value 값을 True로 변경 시 Resistor

Pin Number Visible 의 Value 값을 True로 변경 시 Resistor<부품을 처음 배치 시 왼쪽 핀이 1번 오른 쪽 핀이 2번으로 정의 되어 있음을 확인>Pin Name Visible의 Value 값을 True로 변경 시 Resistor

46

1. PSpice Template 수정 시 주의할 사항1. PSpice Template의 속성에 있는 Pin name과 Order는 시뮬레이션을 위한

라이브러리 .model과 .subcircuit의 핀 이름과 순서가 일치해야 한다. 2. Device의 implementation name의 첫 문자는 PSpice A/D에서 지정하는 문자로 해야 한다. (Bipolar transistor Q) 3. Simple resistor (R) example <Spice parameter를 필요로 하지 않고, 단지 Device 정의에 의한 값으로 표현>

저항 R심벌은 1번 핀과 2번 핀 두개로 구성되어있다. 저항이 Orcad Capture에서 하나의 부품으로서 사용되기 위해 REFDES와 VALUE가 요구되어 진다.

1. PSpice Template 수정 시 주의할 사항1. PSpice Template의 속성에 있는 Pin name과 Order는 시뮬레이션을 위한

라이브러리 .model과 .subcircuit의 핀 이름과 순서가 일치해야 한다. 2. Device의 implementation name의 첫 문자는 PSpice A/D에서 지정하는 문자로 해야 한다. (Bipolar transistor Q) 3. Simple resistor (R) example <Spice parameter를 필요로 하지 않고, 단지 Device 정의에 의한 값으로 표현>

저항 R심벌은 1번 핀과 2번 핀 두개로 구성되어있다. 저항이 Orcad Capture에서 하나의 부품으로서 사용되기 위해 REFDES와 VALUE가 요구되어 진다.

PSpice Template

예로) 저항 R에 대한 PSpice TemplateR^Refdes %1 %2 @Value 저항에 대한 PSpice TemplateTranslate 된 Netlist R_R1 1 2 1k 해석 : 저항 R1(R^Refdes)은 1번(%1) 노드와 2번(%2)노드로서 연결 되 있고, 그 값은(@Value) 1K이다.

예로) 저항 R에 대한 PSpice TemplateR^Refdes %1 %2 @Value 저항에 대한 PSpice TemplateTranslate 된 Netlist R_R1 1 2 1k 해석 : 저항 R1(R^Refdes)은 1번(%1) 노드와 2번(%2)노드로서 연결 되 있고, 그 값은(@Value) 1K이다.

PSpice Template는 Part netlist entry를 위한 PSpice syntax로 정의한다.즉, PSpice A/D에서는 Capture에서 배치된 각 부품의 연결정보를 읽기 위해 각 부품들의 임의의 정의들이 필요하게

되는데, 이를 PSpice Template이 역할을 담당하고 있다.

PSpice Template는 Part netlist entry를 위한 PSpice syntax로 정의한다.즉, PSpice A/D에서는 Capture에서 배치된 각 부품의 연결정보를 읽기 위해 각 부품들의 임의의 정의들이 필요하게

되는데, 이를 PSpice Template이 역할을 담당하고 있다.

PSpice TemplatePSpice Template

PSpice Template TranslatePSpice Template Translate

Template 수정 시 주의 사항Template 수정 시 주의 사항

24

47

TemplateX^@refdes %1 %2 @modelTranslationX_U1 0 vcc 7411여기서, MODEL은 7411. 만약 Model property가 정의 되 있지 않은 경우 X_U1 0 vcc와 같이 표현

TemplateR^@refdes %1 %2 ?tolerance|R^@refdes| @value ?tolerance|\n.model R^@refdes R=1 Dev=@tolerance|여기서, Tolerance특성이 없다면 간단히 R&@refdes %1 %2 @value -or- R_R1 0 vcc 5k으로 표현 하면 되지만, Tolerance의 성분을 입력하도록 저항의 Template을 표현하면 위와 같고 Translation의 내용으로 Netlist파일로 생성된다

TemplateX^@refdes %1 %2 @modelTranslationX_U1 0 vcc 7411여기서, MODEL은 7411. 만약 Model property가 정의 되 있지 않은 경우 X_U1 0 vcc와 같이 표현

TemplateR^@refdes %1 %2 ?tolerance|R^@refdes| @value ?tolerance|\n.model R^@refdes R=1 Dev=@tolerance|여기서, Tolerance특성이 없다면 간단히 R&@refdes %1 %2 @value -or- R_R1 0 vcc 5k으로 표현 하면 되지만, Tolerance의 성분을 입력하도록 저항의 Template을 표현하면 위와 같고 Translation의 내용으로 Netlist파일로 생성된다.

PSpice Template

Model property exampleModel property example

TranslationR^@refdes %1 %2 R^@refdes @value .model R^@refdes R=1 Dev=@toleranceOrR_R1 0 vcc R_R1 5k .model R_R1 R=1 Dev=5

TranslationR^@refdes %1 %2 R^@refdes @value .model R^@refdes R=1 Dev=@toleranceOrR_R1 0 vcc R_R1 5k .model R_R1 R=1 Dev=5

48

M1

MbreakN

M2

MbreakN

두 Symbol에 대한 동작 특성 및 Spice Parameter는 같으며, 단지 핀 정보를 PSpice Template에서 제공한다.

M1의 PSpice Template

M^@REFDES %d %g %s %s @MODEL ?L/ \n+ L=@L/ ?W/ \n+ W=@W/ ?AD/ \n+ AD=@AD/ ?AS/ \n+ AS=@AS/ ?PD/ \n+ PD=@PD/ ?PS/ \n+ PS=@PS/ ?NRD/ \n+ NRD=@NRD/ ?NRS/ \n+ NRS=@NRS/ ?NRG/ \n+ NRG=@NRG/ ?NRB/ \n+ NRB=@NRB/ ?M/ \n+ M=@M/


M^@REFDES %d %g %s %b @MODEL ?L/ \n+ L=@L/ ?W/ \n+ W=@W/ ?AD/ \n+ AD=@AD/ ?AS/ \n+ AS=@AS/ ?PD/ \n+ PD=@PD/ ?PS/ \n+ PS=@PS/ ?NRD/ \n+ NRD=@NRD/ ?NRS/ \n+ NRS=@NRS/ ?NRG/ \n+ NRG=@NRG/ ?NRB/ \n+ NRB=@NRB/ ?M/ \n+ M=@M/

위에서 볼 수 있듯이 적색의 Syntax만 차이가 있을 뿐이다. 이와 같이 두 가지의 차이는 Bulk 핀의 Template syntax정의에 의한 차이이며, 후 에 Model Editor에서 제작 되는 Mos의 Type의 Capture Part를 제작 시 3핀(S, G, D)의 Mosfet 만 Default하게 생성 되며, 4핀(S, G, D, B)의 Mosfet를 사용할 경우, 위의 PSpice Template의 핀정보를 수정 하고, Part Editor를 이용하여 Bulk 핀을 생성 후 사용하게 된다.

두 Symbol에 대한 동작 특성 및 Spice Parameter는 같으며, 단지 핀 정보를 PSpice Template에서 제공한다.


M^@REFDES %d %g %s %s @MODEL ?L/ \n+ L=@L/ ?W/ \n+ W=@W/ ?AD/ \n+ AD=@AD/ ?AS/ \n+ AS=@AS/ ?PD/ \n+ PD=@PD/ ?PS/ \n+ PS=@PS/ ?NRD/ \n+ NRD=@NRD/ ?NRS/ \n+ NRS=@NRS/ ?NRG/ \n+ NRG=@NRG/ ?NRB/ \n+ NRB=@NRB/ ?M/ \n+ M=@M/


M^@REFDES %d %g %s %b @MODEL ?L/ \n+ L=@L/ ?W/ \n+ W=@W/ ?AD/ \n+ AD=@AD/ ?AS/ \n+ AS=@AS/ ?PD/ \n+ PD=@PD/ ?PS/ \n+ PS=@PS/ ?NRD/ \n+ NRD=@NRD/ ?NRS/ \n+ NRS=@NRS/ ?NRG/ \n+ NRG=@NRG/ ?NRB/ \n+ NRB=@NRB/ ?M/ \n+ M=@M/

위에서 볼 수 있듯이 적색의 Syntax만 차이가 있을 뿐이다. 이와 같이 두 가지의 차이는 Bulk 핀의 Template syntax정의에 의한 차이이며, 후 에 Model Editor에서 제작 되는 Mos의 Type의 Capture Part를 제작 시 3핀(S, G, D)의 Mosfet 만 Default하게 생성 되며, 4핀(S, G, D, B)의 Mosfet를 사용할 경우, 위의 PSpice Template의 핀정보를 수정 하고, Part Editor를 이용하여 Bulk 핀을 생성 후 사용하게 된다.

두 Symbol은 같은 모델의 N-channel MOSFET이다.M1은 Bulk 의 Bias가 0인 경우, M2는 Bulk에 임의의 Bias를 인가 하기

위한 Symbol이다.

두 Symbol은 같은 모델의 N-channel MOSFET이다.M1은 Bulk 의 Bias가 0인 경우, M2는 Bulk에 임의의 Bias를 인가 하기

위한 Symbol이다.

PSpice Template Example

25

49

M1의 PSpice TemplateM^@REFDES %d %g %s %s @MODEL ?L/ \n+ L=@L/ ?W/ \n+ W=@W/ ?AD/ \n+ AD=@AD/ ?AS/ \n+ AS=@AS/ ?PD/ \n+ PD=@PD/ ?PS/ \n+ PS=@PS/ ?NRD/ \n+ NRD=@NRD/ ?NRS/ \n+ NRS=@NRS/ ?NRG/ \n+ NRG=@NRG/ ?NRB/ \n+ NRB=@NRB/ ?M/ \n+ M=@M/

@MODEL ?/L \n+ L=@L의 표현에서 L의 Model parameter를 Capture의 Schematic에서 직접 입력할 수

있도록 설정하기 위한 Syntax이며, @MODEL 뒤에 다음과 같은 형식으로 입력이 가능하다.

위의 각 Parameter들은 MOSFET의 Spice parameter이며, Capture의 Schematic에서 Spice parameter를수정하여 사용토록 제작 되 있음을 알 수 있다.

Breakout.olb의 라이브러리에는 위와 같은 형식의 라이브러리를 제공하며, 사용되는 종류 별 라이브러리를

제공한다.

M1의 PSpice TemplateM^@REFDES %d %g %s %s @MODEL ?L/ \n+ L=@L/ ?W/ \n+ W=@W/ ?AD/ \n+ AD=@AD/ ?AS/ \n+ AS=@AS/ ?PD/ \n+ PD=@PD/ ?PS/ \n+ PS=@PS/ ?NRD/ \n+ NRD=@NRD/ ?NRS/ \n+ NRS=@NRS/ ?NRG/ \n+ NRG=@NRG/ ?NRB/ \n+ NRB=@NRB/ ?M/ \n+ M=@M/

@MODEL ?/L \n+ L=@L의 표현에서 L의 Model parameter를 Capture의 Schematic에서 직접 입력할 수

있도록 설정하기 위한 Syntax이며, @MODEL 뒤에 다음과 같은 형식으로 입력이 가능하다.

위의 각 Parameter들은 MOSFET의 Spice parameter이며, Capture의 Schematic에서 Spice parameter를수정하여 사용토록 제작 되 있음을 알 수 있다.

Breakout.olb의 라이브러리에는 위와 같은 형식의 라이브러리를 제공하며, 사용되는 종류 별 라이브러리를

제공한다.

M1

MbreakN

M2

MbreakN

PSpice Template Example

50

Bias Analysis Tap Bias Analysis Tap Simulation Flow의 기본적인 계산 과정의 하나로 노드와

디바이스의 초기조건과 소스에서 제공되는 회로의 DC bias를

계산한다.

Simulation Flow의 기본적인 계산 과정의 하나로 노드와

디바이스의 초기조건과 소스에서 제공되는 회로의 DC bias를

계산한다.

New Simulation Profile을 생성 후 나타난 Analysis Tap의 분석

Type을 Bias point를 클릭하면, 왼쪽의 그림과 같이 Output File Option이 나타나며, 각 분석할 내용을 설정한다.

New Simulation Profile을 생성 후 나타난 Analysis Tap의 분석

Type을 Bias point를 클릭하면, 왼쪽의 그림과 같이 Output File Option이 나타나며, 각 분석할 내용을 설정한다.

시뮬레이션 설정 저장 후 PSpice / Run을 실행

결과 보기 : PSpice Probe창에 View Output을 클릭하여 계산된 결과를 확인한다.

시뮬레이션 설정 저장 후 PSpice / Run을 실행

결과 보기 : PSpice Probe창에 View Output을 클릭하여 계산된 결과를 확인한다.

DE Bias Point

Menu / PSpice / New Simulation ProfileMenu / PSpice / New Simulation Profile

V10Vdc

R1

1k

R2

1k

C1

1n

0


Voltage?Voltage?

1V 1V

26

51

Include Detailed (.OP) … 반도체 및 비선형 전원으로 제어되는 회로의 Bias를 상세하게 출력

Sensitivity analysis (.SENS) … 입력 전원의 변화에 대한 R2양단의 민감도를 해석.

Include Detailed (.OP) … 반도체 및 비선형 전원으로 제어되는 회로의 Bias를 상세하게 출력

Sensitivity analysis (.SENS) … 입력 전원의 변화에 대한 R2양단의 민감도를 해석.

DC SENSITIVITIES OF OUTPUT V(R_R2)

ELEMENT ELEMENT ELEMENT NORMALIZED

NAME VALUE SENSITIVITY SENSITIVITY

(VOLTS/UNIT) (VOLTS/PERCENT)

R_R1 1.000E+03 -1.250E-03 -1.250E-02

R_R2 1.000E+03 1.250E-03 1.250E-02

V_V1 5.000E+00 5.000E-01 2.500E-02(백분율 표현)

V_V1이 1V 변화에 대해서 R2의 전압은 0.5V식 변화함을 나타낸다.

V(R2) = R2/(R1+R2)* V1 R2에 대한 전압 관계식

R2에 대한 V(R2)의 민감도 0.00125

DC SENSITIVITIES OF OUTPUT V(R_R2)

ELEMENT ELEMENT ELEMENT NORMALIZED

NAME VALUE SENSITIVITY SENSITIVITY

(VOLTS/UNIT) (VOLTS/PERCENT)

R_R1 1.000E+03 -1.250E-03 -1.250E-02

R_R2 1.000E+03 1.250E-03 1.250E-02

V_V1 5.000E+00 5.000E-01 2.500E-02(백분율 표현)

V_V1이 1V 변화에 대해서 R2의 전압은 0.5V식 변화함을 나타낸다.

V(R2) = R2/(R1+R2)* V1 R2에 대한 전압 관계식

R2에 대한 V(R2)의 민감도 0.00125

Small-signal DC Gain (.TF) …입출력에 대한 DC Gain을 출력 각 노드에서의 임피던스 해석.Small-signal DC Gain (.TF) …입출력에 대한 DC Gain을 출력 각 노드에서의 임피던스 해석.

결과 확인 : PSpice Probe Window / View / Output결과 확인 : PSpice Probe Window / View / Output

Bias Point Calculation

52

- Small-signal DC Gain (.TF) …. 입출력에 대한 DC Gain을 출력 각 노드에서의 임피던스 해석.- Small-signal DC Gain (.TF) …. 입출력에 대한 DC Gain을 출력 각 노드에서의 임피던스 해석.

SMALL-SIGNAL CHARACTERISTICSV(R_R3)/V_V1 = -1.000E+01INPUT RESISTANCE AT V_V1 = 9.999E+02OUTPUT RESISTANCE AT V(R_R3) = -8.392E-03

SMALL-SIGNAL CHARACTERISTICSV(R_R3)/V_V1 = -1.000E+01INPUT RESISTANCE AT V_V1 = 9.999E+02OUTPUT RESISTANCE AT V(R_R3) = -8.392E-03

전달함수를 계산하기 위해 Bias point의 Small-

signal DC Gain을 선택 후 시뮬레이션을 실행 하면

다음과 같은 계산 결과가 출력된다.

Output 파일에 나타난 V(R_R2)/V_V1은 입력 대

출력의 DC Gain을 의미 하며 입력 1V에 대하여

출력 전압 -10V를 의미한다.

입력 임피던스 0.9999K,

R3에서 본 임피던스 –8.392K임을 의미.

전달함수를 계산하기 위해 Bias point의 Small-

signal DC Gain을 선택 후 시뮬레이션을 실행 하면

다음과 같은 계산 결과가 출력된다.

Output 파일에 나타난 V(R_R2)/V_V1은 입력 대

출력의 DC Gain을 의미 하며 입력 1V에 대하여

출력 전압 -10V를 의미한다.

입력 임피던스 0.9999K,

R3에서 본 임피던스 –8.392K임을 의미.

PSpice Probe Window / View / OutputPSpice Probe Window / View / Output

U2uA741

+3

-2

V+7

V-4

OUT 6

OS1 1

OS2 5

VCC

VEE

V2+15

V3-15V

VCC VEE

0

R2 10K

R1

1k

R41k

0

0

V11Vdc

V

V

R31k

0

Small Signal DC Gain (.TF)

27

53

ERROR [NET0075] Unconnected pin, no FLOAT property or FLOAT = e R3 pin '1'

ERROR [NET0011] Netlist failed or may be unusable

ERROR -- Node N00255 is floating


ERROR [NET0075] Unconnected pin, no FLOAT property or FLOAT = e R3 pin '1'

ERROR [NET0011] Netlist failed or may be unusable



Floating Error – Ground 설정을 잘못 한 경우 발생Floating Error – Ground 설정을 잘못 한 경우 발생

1. WARNING [NET0093] No PSpiceTemplate for Q1, ignoring

ERROR [NET0011] Netlist failed or may be unusable.

2. Warning : Part Part_name has no simulation model.

1. WARNING [NET0093] No PSpiceTemplate for Q1, ignoring

ERROR [NET0011] Netlist failed or may be unusable.

2. Warning : Part Part_name has no simulation model.

Capture용 라이브러리를 사용하였을 경우 또는 Simulation라이브러리를 사용하지 않았을 경우 발생되는 ErrorCapture용 라이브러리를 사용하였을 경우 또는 Simulation라이브러리를 사용하지 않았을 경우 발생되는 Error

이와 같이 Symbol용 접지를 사용한 경우 Float라는 Error가 발생 되며, 이것은

Place / Ground 0 / Source로 Replace한다.

Error가 발생된 이유는 Spice Netlist로 읽혀져야 할 접지의 Node name이

Zero가 아닌 GND 및 Field Signal로 인식되어 시뮬레이션을 해야 할 loop를

형성하지 못하기 때문.

하지만, 그림과 같은 Symbol을 사용하면서 Netlist생성시 0 의 노드를 생성기기

위해 GND 의 Name을 0로 바꾸면 사용이 가능하다.

이와 같이 Symbol용 접지를 사용한 경우 Float라는 Error가 발생 되며, 이것은

Place / Ground 0 / Source로 Replace한다.

Error가 발생된 이유는 Spice Netlist로 읽혀져야 할 접지의 Node name이

Zero가 아닌 GND 및 Field Signal로 인식되어 시뮬레이션을 해야 할 loop를

형성하지 못하기 때문.

하지만, 그림과 같은 Symbol을 사용하면서 Netlist생성시 0 의 노드를 생성기기

위해 GND 의 Name을 0로 바꾸면 사용이 가능하다.

Simulation Error1

54

ERROR -- Node N00683 is floatingERROR -- Node N00723 is floating

ERROR -- Node N00683 is floatingERROR -- Node N00723 is floating

이는 DC해석 시 Capacitor를 Open 해석 함으로 error의 전압을 정의하지 못하고 floating상태이기 때문에

시뮬레이션에 계산상 전혀 영향을 주지 않는 저항을 아래와 같이 연결하여 해결한다.

이는 DC해석 시 Capacitor를 Open 해석 함으로 error의 전압을 정의하지 못하고 floating상태이기 때문에

시뮬레이션에 계산상 전혀 영향을 주지 않는 저항을 아래와 같이 연결하여 해결한다.

V110V

R1

1kR21k

C1

1nC21n

C3

1n

L1

10uH1 2

00 0

error

V110V

R1

1kR21k

C1

1nC21n

C3

1n

L1

10uH1 2

00 0

error

R3

1G

전압원-인덕터, 전류원-커패시터만 연결한 경우, 또는 인덕터 직렬 배치한 경우도 같은 Error 발생

PSpice에서의 회로내의 Open은 1G옴으로 대치되며, Short는 0.01옴으로 대치 시켜 계산에 적용 가능하다.

전압원-인덕터, 전류원-커패시터만 연결한 경우, 또는 인덕터 직렬 배치한 경우도 같은 Error 발생

PSpice에서의 회로내의 Open은 1G옴으로 대치되며, Short는 0.01옴으로 대치 시켜 계산에 적용 가능하다.

Simulation Error2

28

55

ERROR -- Voltage source and/or inductor loop involving V_V2You may break the loop by adding a series resistance

ERROR -- Voltage source and/or inductor loop involving V_V2You may break the loop by adding a series resistance

I10Adc

C1 1n

0

R2 1G

V10Vdc

L1

10uH1 2

0

I10Adc

C1 1n

0

V10Vdc

L1

10uH1 2

0

R1

0.01

Simulation Error3

56

Simulation Profile Window

기본 분석 종류 및그에 따른 설정항목이 수록 되있으며, 기본분석에대한 Optional 분석기능 포함

DC, AC, Tran, Bias

기본 분석 종류 및그에 따른 설정항목이 수록 되있으며, 기본분석에대한 Optional 분석기능 포함

DC, AC, Tran, Bias

Simulation Profile의

일반적인 정보 수록

Simulation Profile의

일반적인 정보 수록

라이브러리 관리 Tab등록 / 편집 / 변경기능

사용 환경 설정

작업 프로젝트 및

Global 프로젝트

라이브러리 관리 Tab등록 / 편집 / 변경기능

사용 환경 설정

작업 프로젝트 및

Global 프로젝트

Stimulus 관리 Tab 등록 / 편집 / 변경기능 , 사용 범위 설정 기능

Stimulus 관리 Tab 등록 / 편집 / 변경기능 , 사용 범위 설정 기능 PSpice의 결과에 대한 정확도를 입력하는

Option Analog SimulationGate level SimulationOutput File 로 구분

PSpice의 결과에 대한 정확도를 입력하는Option Analog SimulationGate level SimulationOutput File 로 구분

시뮬레이션 실행 시

저장되는 데이터 목록

설정

Voltage, Current, Power, Digital, Noise

시뮬레이션 실행 시

저장되는 데이터 목록

설정

Voltage, Current, Power, Digital, Noise

PSpice Probe 창의

결과에 대한 Display 항목 설정

PSpice Probe 창의

결과에 대한 Display 항목 설정

29

57

Simulation Option/ Analysis Tab

Main Analysis TypeTime Domain(Transient)DC SweepAC Weep / NoiseBias Point

Main Analysis TypeTime Domain(Transient)DC SweepAC Weep / NoiseBias Point

Analysis Type의 기본 설정에 따른

Optional Analysis 설정

Monte Carlo / Worst CaseTemperature (Sweep)Parametric SweepSecondary Sweep(DC Sweep Only)

Analysis Type의 기본 설정에 따른

Optional Analysis 설정

Monte Carlo / Worst CaseTemperature (Sweep)Parametric SweepSecondary Sweep(DC Sweep Only)

선택 된 Analysis Type에 대한 상세 내용의 분석

설정 Window

선택 된 Analysis Type에 대한 상세 내용의 분석

설정 Window

58

DC sweep Exam1 (Schematic Entry & Simulation Setting)

V110V

R1

1k

R21k

C11n

0

21

회로도 작성

1. 부품 배치 (P)Place part (VDC/Source.olb R/Analog.olb C / Analog.olb)Place Ground ( 0 / Source )

2. 배선 작업 (W) Place Wire3. Place Net alias (N)4. 소자 값 변경 (부품 클릭 후 오른쪽 마우스 이용)

부품 선택 후 Properties Editor에서 소자 값 수정

회로도 작성

1. 부품 배치 (P)Place part (VDC/Source.olb R/Analog.olb C / Analog.olb)Place Ground ( 0 / Source )

2. 배선 작업 (W) Place Wire3. Place Net alias (N)4. 소자 값 변경 (부품 클릭 후 오른쪽 마우스 이용)

부품 선택 후 Properties Editor에서 소자 값 수정

1. 설정 파일 생성 (PSpice / New Simulation Profile)2. DC Sweep ( V1 0 ~ 10V / 0.5V )

.DC LIN V_V1 0 10 0.5 3. 마커 배치(Marker 배치 : PSpice / Markers)4. Run Simulation (PSpice / Run)

1. 설정 파일 생성 (PSpice / New Simulation Profile)2. DC Sweep ( V1 0 ~ 10V / 0.5V )

.DC LIN V_V1 0 10 0.5 3. 마커 배치(Marker 배치 : PSpice / Markers)4. Run Simulation (PSpice / Run)

Schematic Entry (회로도 작성)Schematic Entry (회로도 작성)

Simulation Setting(회로도 분석 설정)Simulation Setting(회로도 분석 설정)

Voltage Level 노드 전압(노드 위 배치)Voltage Level 노드 전압(노드 위 배치)

Voltage Differential 노드간의 전압차Voltage Differential 노드간의 전압차

Current Into Pin 전류 계산(핀 끝 배치)Current Into Pin 전류 계산(핀 끝 배치)

Power Dissipation 전력소비계산 (소자 중앙에 배치)

Power Dissipation 전력소비계산 (소자 중앙에 배치)

VV

I(current)I(current)

W(watt)W(watt)

VV

30

59

Sweep variable : 변화시킬 변수명을 입력한다. (회로상에 있는 DC전원, 전류 , 소자 , 모델 등의 Referencename을 입력한다.)

Sweep type : 변화시킬 변수에 대한 Value를 조건과 같이 입력한다.변화 증가분에는 Linear와 Logarithmic이

있고 Logarithmic에는 Decade당 point를 입력한다.Value list를 선택할 경우에는 특정 값을 입력한다.

Sweep variable : 변화시킬 변수명을 입력한다. (회로상에 있는 DC전원, 전류 , 소자 , 모델 등의 Referencename을 입력한다.)

Sweep type : 변화시킬 변수에 대한 Value를 조건과 같이 입력한다.변화 증가분에는 Linear와 Logarithmic이

있고 Logarithmic에는 Decade당 point를 입력한다.Value list를 선택할 경우에는 특정 값을 입력한다.

Name : Sweep Variable의 Reference name을

입력

Model Type : Sweep할 모델 Type을 선택

(예, Tr인 경우 – NPN,PNP Type을 선택)Model : 도면에 사용된 모델의 Part

(Implementation) Name을 입력

Parameter : Model인 경우 Spice parameterGlobal parameter인 경우 인위적으로

설정한 parameter를 입력

Name : Sweep Variable의 Reference name을

입력

Model Type : Sweep할 모델 Type을 선택

(예, Tr인 경우 – NPN,PNP Type을 선택)Model : 도면에 사용된 모델의 Part

(Implementation) Name을 입력

Parameter : Model인 경우 Spice parameterGlobal parameter인 경우 인위적으로

설정한 parameter를 입력

Simulation Setting : DC Sweep

60

좌표를 표시하는 2차원 면을 PSpice에서는 Plot이라 하며

파형을 Trace라 한다. 때문에 여러 파형을 하나의 Plot에 또는 새로운 Plot을 추가하여

별개의 파형만 독립적으로 Display할 경우 유동적으로 각 기능

들을 이용 가능하다.

좌표를 표시하는 2차원 면을 PSpice에서는 Plot이라 하며

파형을 Trace라 한다. 때문에 여러 파형을 하나의 Plot에 또는 새로운 Plot을 추가하여

별개의 파형만 독립적으로 Display할 경우 유동적으로 각 기능

들을 이용 가능하다.

<Plot 추가>Menu / Plot / Add plot to windows로 Plot를 추가 하고 Trace name을 선택(적색변환) 후Window기능인 Ctrl +C(Copy), X(Cut) 실행, 새로 생성시킨 Plot선택(Sel>> 이동) 이후 Ctrl + V(Paste)<Y축 생성>Menu / Plot / Add Y axis로 Y축 생성 후 Trace name선택(적색변환)Window기능인 Ctrl + C(Copy),X(Cut) 실행, 새로 생성 시킨 Y 축 클릭(Sel>> 이동) 이후 Ctrl + V(Paste)

<Plot 추가>Menu / Plot / Add plot to windows로 Plot를 추가 하고 Trace name을 선택(적색변환) 후Window기능인 Ctrl +C(Copy), X(Cut) 실행, 새로 생성시킨 Plot선택(Sel>> 이동) 이후 Ctrl + V(Paste)<Y축 생성>Menu / Plot / Add Y axis로 Y축 생성 후 Trace name선택(적색변환)Window기능인 Ctrl + C(Copy),X(Cut) 실행, 새로 생성 시킨 Y 축 클릭(Sel>> 이동) 이후 Ctrl + V(Paste)

이와 같은 경우 Plot을 추가 하거나 Plot의 Y축을 크기 단위가 틀린 것으로 하나 더 추가 기능을 가지고 있다.이와 같은 경우 Plot을 추가 하거나 Plot의 Y축을 크기 단위가 틀린 것으로 하나 더 추가 기능을 가지고 있다.

Exam1 (Simulation Result)

V_V1

0V 1V 2V 3V 4V 5V 6V 7V 8V 9V 10V

V(1) V(2) I(R2) W(R2)

0

5

10

TraceTrace

PlotPlot

31

61

PSpice Probe Window

Output WindowOutput Window Simulation Status WindowSimulation Status Window

Output FileSimulation resultSimulation QueueEdit Simulation Setting

Output FileSimulation resultSimulation QueueEdit Simulation Setting

Trace MenuTrace Menu

Plot MenuPlot Menu

62

V_V1

0V 2V 4V 6V 8V 10VV(1) V(2) I(R2) W(R2)

0

5

10

<Data Copy>위의 그림에서 Trace Name을 선택하게 되면 적색으로 변경된다. 변경된 상태에서 Ctrl + C를 클릭 하게 되면 X , Y 좌표에 대한 Data Point들을 Copy하게 되며, 이 Point를 결정하는 것은

시뮬레이션 Setting에서 결정한 Sweep type의 Sweep 범위의 Incremental 및 Value list의 수 만큼 Point를 Copy하게

되며, 이 Data들은 일반 Window상에서 사용되는 Word 편집기로 바로 Copy할 수 있다.Graphic을 Copy하는 기능은 Probe Window의 Menu에서 Window / Copy to Clipboard를 클릭 하고 Background색 설정

하는 부분을 선택 후 Graphic 지원 프로그램에 붙여 넣기로 이용 가능하다.

<Data Copy>위의 그림에서 Trace Name을 선택하게 되면 적색으로 변경된다. 변경된 상태에서 Ctrl + C를 클릭 하게 되면 X , Y 좌표에 대한 Data Point들을 Copy하게 되며, 이 Point를 결정하는 것은

시뮬레이션 Setting에서 결정한 Sweep type의 Sweep 범위의 Incremental 및 Value list의 수 만큼 Point를 Copy하게

되며, 이 Data들은 일반 Window상에서 사용되는 Word 편집기로 바로 Copy할 수 있다.Graphic을 Copy하는 기능은 Probe Window의 Menu에서 Window / Copy to Clipboard를 클릭 하고 Background색 설정

하는 부분을 선택 후 Graphic 지원 프로그램에 붙여 넣기로 이용 가능하다.

<Axis Setting>Probe Window의 Axis설정을 변경할 경우 필요한

축에서 마우스 더블클릭을 하면, Axis Setting의

편집 창이 Open 된다.

Axis Tab : X , Y AxisData Range, Scale, Fourier, Performance 수행

Grid Tab : X, Y GridSpacing, Grid 설정

<Axis Setting>Probe Window의 Axis설정을 변경할 경우 필요한

축에서 마우스 더블클릭을 하면, Axis Setting의

편집 창이 Open 된다.

Axis Tab : X , Y AxisData Range, Scale, Fourier, Performance 수행

Grid Tab : X, Y GridSpacing, Grid 설정

Data Copy, Axis Setting

32

63

회로내의 모든 출력 데이터를

시뮬레이션이 실행 되면 모두 저장된다. 또, 회로 내의 각 노드의 계산치 및 각종

수학적인 Function을 이용하여 사용

가능하다.

회로내의 모든 출력 데이터를

시뮬레이션이 실행 되면 모두 저장된다. 또, 회로 내의 각 노드의 계산치 및 각종

수학적인 Function을 이용하여 사용

가능하다.

예로서 R1에서 소비되는 전력을 계산하기 위해 I(R1)*(V(Input)-V(Output))으로 표현 할 수 있으며, Expression을 I(R1)*(V(Input)-V(Output));Power_R1이라고 표현 하면 Probe Window에는 Power_R1만 표현되고 앞의

수식은 보이지 않는다.또는 10*log10(v(inoise)*v(inoise)/8.28e-19);Noise_Figure등과 같은 복잡한 수식으로 파형의 Display가 가능하다.

예로서 R1에서 소비되는 전력을 계산하기 위해 I(R1)*(V(Input)-V(Output))으로 표현 할 수 있으며, Expression을 I(R1)*(V(Input)-V(Output));Power_R1이라고 표현 하면 Probe Window에는 Power_R1만 표현되고 앞의

수식은 보이지 않는다.또는 10*log10(v(inoise)*v(inoise)/8.28e-19);Noise_Figure등과 같은 복잡한 수식으로 파형의 Display가 가능하다.

Menu / Trace / Add TraceMenu / Trace / Add Trace

Trace Expression에는 목적하는 출력의

예상치를 미리 확인 하는 목적으로

사용되며 복잡한 함수식으로 표현도

또한 가능하다.

Trace Expression에는 목적하는 출력의

예상치를 미리 확인 하는 목적으로

사용되며 복잡한 함수식으로 표현도

또한 가능하다.

Trace Add (PSpice Probe Window)

64

Menu / View / ZoomFit : 시뮬레이션 범위의 Auto RangeIn : 확대

Out : 축소

Area : 범위 지정 확대

Pan – New Center : 마우스 중심 확대

Menu / View / ZoomFit : 시뮬레이션 범위의 Auto RangeIn : 확대

Out : 축소

Area : 범위 지정 확대

Pan – New Center : 마우스 중심 확대

Menu / Plot / LabelPlot에 주석 달기 및 파형에 대한

설명으로 출력용 편집 기능.

Menu / Plot / LabelPlot에 주석 달기 및 파형에 대한

설명으로 출력용 편집 기능.

Menu / Trace / CursorDisplay : 출력된 파형을 따라 이동 하며, 이동되는 좌표들을 아래 Probe Cursor에 Display시킨다. A1은 왼쪽 마우스 Cursor A2는 오른 쪽 마우스 Cursor Dif는 A1 – A2로

나타낸다. Peak 및 Mix , Max를 이용 가능하다.

Menu / Trace / CursorDisplay : 출력된 파형을 따라 이동 하며, 이동되는 좌표들을 아래 Probe Cursor에 Display시킨다. A1은 왼쪽 마우스 Cursor A2는 오른 쪽 마우스 Cursor Dif는 A1 – A2로

나타낸다. Peak 및 Mix , Max를 이용 가능하다.

PSpice Probe Window Menu

33

65

Simulation Flow (DC Sweep)1. 부품 배치 (Part P, GND G)

R – analog.olb

VDC – Source.olb

QBreakN – Breakout.olb

Ground – source.olb

2. 배선 (Wire W)

3. 시뮬레이션 설정 (PSpice / New Simulation Profile)

4. Analysis Tab의 DC Sweep선택

Primary Sweep V1 0 ~ 3 / 0.01

Secondary Sweep V2 15V

5. Marker 배치 후 Run

Simulation Flow (DC Sweep)1. 부품 배치 (Part P, GND G)

R – analog.olb

VDC – Source.olb

QBreakN – Breakout.olb

Ground – source.olb

2. 배선 (Wire W)

3. 시뮬레이션 설정 (PSpice / New Simulation Profile)

4. Analysis Tab의 DC Sweep선택

Primary Sweep V1 0 ~ 3 / 0.01

Secondary Sweep V2 15V

5. Marker 배치 후 Run

DC Sweep Exam2

V12V

V215VQbreakN

Q1R1

1K

R2

3K

000

CE

.SUBCKT Xvoltage regulator**

.SUBCKT Xvoltage reference**.MODEL Knonlinear magnetic core

.SUBCKT Xvoltage comparator**.SUBCKT Xoperational amplifier**

.MODEL Mpower MOSFET.MODEL JJFET .

.MODEL ZIGBT . .SUBCKT XDarlington model

.MODEL QBipolar transistor.MODEL DDiode

66

시뮬레이션 결과를 확인 시 위의 Plot을 두 개의 Y축을 생성 후 같은 X축 변화량(base voltage)에 대한 Q1(2sc1815)의Correct단의 전압 및 전류의 동작 특성을 확인한다.

Y축 생성 : Probe 윈도우에서 Plot / Add Y axis를 클릭

여기서 Trace Name에 표현된 는 Y축의 1번과 2번으로 구분되며 >> 표시는 현제 선택된 Y축을 나타낸다.

시뮬레이션 결과를 확인 시 위의 Plot을 두 개의 Y축을 생성 후 같은 X축 변화량(base voltage)에 대한 Q1(2sc1815)의Correct단의 전압 및 전류의 동작 특성을 확인한다.

Y축 생성 : Probe 윈도우에서 Plot / Add Y axis를 클릭

여기서 Trace Name에 표현된 는 Y축의 1번과 2번으로 구분되며 >> 표시는 현제 선택된 Y축을 나타낸다.1

Simulation Result

34

67

Common Emitter Amplifier

공통 에미터 증폭기(Common Emitter Amplifier)- 입력은 베이스 , 출력은 컬렉터

- 입력과 출력의 전압 위상의 반대

- 모든 커페시터는 동작 주파수에서 무시될 수 있을 만큼 작을 것

공통 에미터 증폭기(Common Emitter Amplifier)- 입력은 베이스 , 출력은 컬렉터

- 입력과 출력의 전압 위상의 반대

- 모든 커페시터는 동작 주파수에서 무시될 수 있을 만큼 작을 것

QbreakNQ1

0

C1

10u

R1

R2

RE1k

V1

C2 1n0

RC

RL1k

Vin

C31n

Vout베이스에 흐르는 작은 전류에 의해 컬렉터에서 에미터로 큰 전류가

흐르는 원리를 이용하여 신호를 증폭

베이스에 흐르는 작은 전류에 의해 컬렉터에서 에미터로 큰 전류가

흐르는 원리를 이용하여 신호를 증폭

트랜지스터 주요 파라미터트랜지스터 주요 파라미터

직류 전류 증폭율 adc = Ic / IE직류 전류 이득 Bdc = Ic / IB (50 ~ 300) ; hFE

직류 전류 증폭율 adc = Ic / IE직류 전류 이득 Bdc = Ic / IB (50 ~ 300) ; hFE

68

BJT Beta Test

hFE는 온도에 민감하게 반응함을 데이터 시트를 통해 알 수 있음.hFE는 온도에 민감하게 반응함을 데이터 시트를 통해 알 수 있음.

2N3904 트랜지스터의 Bdc (hFE) 특성 곡선2N3904 트랜지스터의 Bdc (hFE) 특성 곡선

I11n

Q1

Q2N3904

Ib

0

Ic

V22

I

I

BJT Beta Test CircuitBJT Beta Test Circuit

I_I1

10uA 100uA 1.0mA 10mA 100mAIC(Q1)

0A

1.0A

2.0A

I_I1

10uA 100uA 1.0mA 10mA 100mAIb(Q1)

0A

50mA

100mA

.DC DEC I_I1 0.01m 50m 100 .DC DEC I_I1 0.01m 50m 100

35

69

BJT Vbe Test

BJT Vbe Test CircuitBJT Vbe Test Circuit

.DC LIN I_I1 1n 50u 1u .DC LIN I_I1 1n 50u 1u I_I1

0A 10uA 20uA 30uA 40uA 50uAV(IB)

200mV

400mV

600mV

800mV

(7.8652u,667.069m)

(23.202u,699.509m)

I11n

Q1

Q2N3904

Ib

0

Ic

V22

V

Base Voltage : Vbe(베이스 전압 변화량)

Base Voltage : Vbe(베이스 전압 변화량)

Base Current : Ib(베이스 전류 변화량)

Base Current : Ib(베이스 전류 변화량)

70

BJT Vce_Ic Curve Test CircuitBJT Vce_Ic Curve Test Circuit

BJT Vce Ic Test

.DC LIN V_V2 0 15 1 Primary sweep+ LIN V_V1 0 15 1 Secondary sweep

.DC LIN V_V2 0 15 1 Primary sweep+ LIN V_V1 0 15 1 Secondary sweep

V_V2

0V 5V 10V 15VIC(Q1)

0A

2.0mA

4.0mA

6.0mA

V115V

V215V

Q1

Q2N3904

R1

470k

R2

1k

0

CE

I

Plot Menu의 Axis Setting을 선택 Or X축을 더블 클릭 하면, Axis Setting창이 나타나며, 화면에서 나타난 Axis variable의 버튼을 클릭하여,X축의 변수 중 V(CE)를 찾고 선택하여, Trace Expression에 표현 한다.

Plot Menu의 Axis Setting을 선택 Or X축을 더블 클릭 하면, Axis Setting창이 나타나며, 화면에서 나타난 Axis variable의 버튼을 클릭하여,X축의 변수 중 V(CE)를 찾고 선택하여, Trace Expression에 표현 한다.

Axis Variable을 V(CE)의 변수로 변경 후 가상적인 직류 분압 곡선을 다음과 같은 식으로 하나의 파형으로 표현이 가능하다.Trace Expression의 Box에 다음과 같이 입력 : -V(CE)/1k+15mA

Axis Variable을 V(CE)의 변수로 변경 후 가상적인 직류 분압 곡선을 다음과 같은 식으로 하나의 파형으로 표현이 가능하다.Trace Expression의 Box에 다음과 같이 입력 : -V(CE)/1k+15mA

36

71

AC Sweep analysis, PSpice 소스의 주파수 변화에 회로의 small-signal반응을

계산한다.이 정보를 사용하여 voltage의 크기와 위상을 포함한 Bode Plot를 출력하여

확인한다.AC Sweep는 아주 작은 signal analysis하는 시뮬레이션이며, 만일 100이득에

입력1V는 100V를 얻는다. 클리핑 같은 nonlinear effects는 simulation을 할

수 없다.또한 과도해석 후 퓨리에 해석이 실시간으로 이루어지며 위상, 직류분 등을

결과 파일로 출력, 이에 대한 평균치, 기본파 실효치, 역률, THD등을 계산할 수

있는 장점이 있다.

AC Sweep analysis, PSpice 소스의 주파수 변화에 회로의 small-signal반응을

계산한다.이 정보를 사용하여 voltage의 크기와 위상을 포함한 Bode Plot를 출력하여

확인한다.AC Sweep는 아주 작은 signal analysis하는 시뮬레이션이며, 만일 100이득에

입력1V는 100V를 얻는다. 클리핑 같은 nonlinear effects는 simulation을 할

수 없다.또한 과도해석 후 퓨리에 해석이 실시간으로 이루어지며 위상, 직류분 등을

결과 파일로 출력, 이에 대한 평균치, 기본파 실효치, 역률, THD등을 계산할 수

있는 장점이 있다.

<실행 순서>1. 회로 구성

- R C 배치

- 입력원 VAC(AC 해석 전용 입력원) 배치 Source.olb : AC Source는 항상

1V로 입력 한다. 2. Simulation Setting

- AC Sweep / Noise Start Freq 에는 0Hz을 입력 할 수 없다. 1 Hz ~ 100Meg Point / Dec 100

3. Marker배치 Menu / PSpice / Marker / advance / DB, Phase Marker배치

<실행 순서>1. 회로 구성

- R C 배치

- 입력원 VAC(AC 해석 전용 입력원) 배치 Source.olb : AC Source는 항상

1V로 입력 한다. 2. Simulation Setting

- AC Sweep / Noise Start Freq 에는 0Hz을 입력 할 수 없다. 1 Hz ~ 100Meg Point / Dec 100

3. Marker배치 Menu / PSpice / Marker / advance / DB, Phase Marker배치

AC Analysis

V11Vac0Vdc

R1

10k

C10.159n

C2

10k

R215.9n

RC

00

0

CR

이론 상의 결과 값과 비교

RC 노드

Cutoff Freq : 9.9852KPhase : -45CR 노드

Cutoff Freq : 0.99852KPhase : 45

이론 상의 결과 값과 비교

RC 노드

Cutoff Freq : 9.9852KPhase : -45CR 노드

Cutoff Freq : 0.99852KPhase : 45

72

바이어스 포인트 주위에서 회로를 선형화 한 다음 소신호 해석을 수행한다. 주파수를 증가 시켜가면서

회로의 전압, 전류의 크기와 위상을 분석(Frequency Response,Noise) 해석.

바이어스 포인트 주위에서 회로를 선형화 한 다음 소신호 해석을 수행한다. 주파수를 증가 시켜가면서

회로의 전압, 전류의 크기와 위상을 분석(Frequency Response,Noise) 해석.

Simulation Setting : AC Sweep

입력교류신호의주파수 sweep을 선형및 지수 형태로 할것인가를 선택

입력교류신호의주파수 sweep을 선형및 지수 형태로 할것인가를 선택

계산 할 주파수 대역의초기 점.계산 할 주파수 대역의초기 점.

End Frequency를 입력End Frequency를 입력

Decade당 계산 할Point수를 입력

Decade당 계산 할Point수를 입력

Noise 출력 전압 노드를입력

Noise 출력 전압 노드를입력

I/V Source : Noise원의Reference name

I/V Source : Noise원의Reference name

Interval : Hz단위로 입력.Interval : Hz단위로 입력.

Menu Bar / PSpice / New Simulation ProfileMenu Bar / PSpice / New Simulation Profile

37

73

시뮬레이션 실행 이 후 위와 같은 결과에서 얻고자 하는 수치들이 있다. 이를테면, VDB(RC)의 3dB이하의 Cutoff Frequency 및3db Fc의 위상의 Point(좌표)를 읽을 필요가 있는데, Probe 윈도우에서 이를 지원한다.방법은 PSpice에(14.xx) 내장 되 있는 목적하는 함수를 이용하면 쉽게 계산이 가능하다. 이전까지는 Cursor를 이용하였지만,이 방법을 이용하면 매 시뮬레이션 마다 출력 보기만 하면 된다.Trace / Evaluate measurement

시뮬레이션 실행 이 후 위와 같은 결과에서 얻고자 하는 수치들이 있다. 이를테면, VDB(RC)의 3dB이하의 Cutoff Frequency 및3db Fc의 위상의 Point(좌표)를 읽을 필요가 있는데, Probe 윈도우에서 이를 지원한다.방법은 PSpice에(14.xx) 내장 되 있는 목적하는 함수를 이용하면 쉽게 계산이 가능하다. 이전까지는 Cursor를 이용하였지만,이 방법을 이용하면 매 시뮬레이션 마다 출력 보기만 하면 된다.Trace / Evaluate measurement

Simulation Result

파형의 표현의 예

RC 노드의 전압 : V(RC)RC 노드의 게인 값 : VDB(RC)RC 노드와 CR 노드의 전류 차 I(RC)-I(CR) 등으로 표현

Plot Window 추가 하여 출력 파형 분리 방법

1. Menu Plot / Add Plot to Window 2. 파형 이름 선택 하여 잘라 내기

3. 생성된 Plot 에 붙여 넣기

파형의 표현의 예

RC 노드의 전압 : V(RC)RC 노드의 게인 값 : VDB(RC)RC 노드와 CR 노드의 전류 차 I(RC)-I(CR) 등으로 표현

Plot Window 추가 하여 출력 파형 분리 방법

1. Menu Plot / Add Plot to Window 2. 파형 이름 선택 하여 잘라 내기

3. 생성된 Plot 에 붙여 넣기

74

Evaluate Measurement

출력에 계산된 변수출력에 계산된 변수

Goal FunctionGoal Function계산 될 함수 입력계산 될 함수 입력

변수 Filtering변수 Filtering

Cutoff_Lowpass_3dB(V(RC)) 99.86004kCutoff_Highpass_3dB(V(CR)) 1.00342k

Cutoff_Lowpass_3dB(V(RC)) 99.86004kCutoff_Highpass_3dB(V(CR)) 1.00342k

제작 후 보기제작 후 보기

38

75

Noise Analysis Setting ; AC Sweep / Noise의 분석에서 Noise Analysis Enable한다.Noise Analysis Setting ; AC Sweep / Noise의 분석에서 Noise Analysis Enable한다.

Output Voltage : 출력 노드 설정

I/V Source : 회로 내의 노이즈 발생원 설정

Interval : Hz단위로 입력

Output Voltage : 출력 노드 설정

I/V Source : 회로 내의 노이즈 발생원 설정

Interval : Hz단위로 입력

시뮬레이션 진행 후 PSpice Probe Window에서 출력 변수 추가

Trace / Add Trace 실행 표현된 NTOT는 저항에서의 Total Noise를 Probe에 DisplayR (Resistor) NTOT (total noise)입력 실효치 V(INOISE)출력 실효치 V(ONOISE)TOTAL 실효치 SQRT(S(V(ONOISE)*V(ONOISE))) Trace Expression에 입력 함으로서

Total 실효치 계산

시뮬레이션 진행 후 PSpice Probe Window에서 출력 변수 추가

Trace / Add Trace 실행 표현된 NTOT는 저항에서의 Total Noise를 Probe에 DisplayR (Resistor) NTOT (total noise)입력 실효치 V(INOISE)출력 실효치 V(ONOISE)TOTAL 실효치 SQRT(S(V(ONOISE)*V(ONOISE))) Trace Expression에 입력 함으로서

Total 실효치 계산

AC Analysis (Noise Analysis)

V11Vac0Vdc

R1

10k

C10.159n

C2

10k

R215.9n

RC

00

0

CR

76

Frequency

1.0Hz 100Hz 10KHz 1.0MHz

V(ONOISE)

0V

2.5nV

5.0nV

SQRT(S(V(ONOISE)*V(ONOISE)))

1.0u

2.0uTOTAL

SQRT(S(V(ONOISE)*V(ONOISE)))V(ONOISE)

TOTAL 실효치를 오른쪽과 같이 계산식으로 표현 할 수 있고, 이것을 그대로 Trace Add의 대화창의 Expression에 표현한다. Integral = S( )Root = SQRT( )Multi = * 으로 표현 할 수 있다.

TOTAL 실효치를 오른쪽과 같이 계산식으로 표현 할 수 있고, 이것을 그대로 Trace Add의 대화창의 Expression에 표현한다. Integral = S( )Root = SQRT( )Multi = * 으로 표현 할 수 있다.

Noise Variables = PSpice Help menu Noise Analysis 참조.Noise Variables = PSpice Help menu Noise Analysis 참조.

Noise Analysis : Trace Expression

39

77

참고

PSpice단위는 위의 Table에서와 같이 대 소 문자를 구분하지 않고, 밀리와 메가 단위만 구분된다. 또, 단위 사용 시 인덕터(H) 및 콘덴서(F)의 용량의 단위는 무시 되며, 사용하지 않은 것이 편리하다.콘덴서의 용량의 단위를 사용할 경우 1F는 위의 10-15로서 Femto로 읽혀짐에 주의한다..

참고

PSpice단위는 위의 Table에서와 같이 대 소 문자를 구분하지 않고, 밀리와 메가 단위만 구분된다. 또, 단위 사용 시 인덕터(H) 및 콘덴서(F)의 용량의 단위는 무시 되며, 사용하지 않은 것이 편리하다.콘덴서의 용량의 단위를 사용할 경우 1F는 위의 10-15로서 Femto로 읽혀짐에 주의한다..

Unit

78

시간을 증가시켜 가면서 회로의 전압, 전류, 디지털 회로의 논리상태 등의 과도 상태를계산한다.General Setting : Transient분석에 대한 기본적인 해석을 실행

Monte Carlo / Worst Case : 어떤 영역 안에서 소자의 값을 불규칙 하게 변화시키면서 그 변화에 따른 회로의 응답을 분석하는 옵션. Parametric Sweep : 임의의 영역에 소자 값을 변경 시켜 가며 시뮬레이션 실행

Temperature (Sweep) : General Setting을 기본으로 하여 조건으로 주어진온도설정에 따라 온도 해석을 반복한다.Save Bias Point : 현제의 Bias Point에 대한 데이터를 파일로 저장한다.Load Bias Point : 이전에 데이터 파일을 Load한다.

시간을 증가시켜 가면서 회로의 전압, 전류, 디지털 회로의 논리상태 등의 과도 상태를계산한다.General Setting : Transient분석에 대한 기본적인 해석을 실행

Monte Carlo / Worst Case : 어떤 영역 안에서 소자의 값을 불규칙 하게 변화시키면서 그 변화에 따른 회로의 응답을 분석하는 옵션. Parametric Sweep : 임의의 영역에 소자 값을 변경 시켜 가며 시뮬레이션 실행

Temperature (Sweep) : General Setting을 기본으로 하여 조건으로 주어진온도설정에 따라 온도 해석을 반복한다.Save Bias Point : 현제의 Bias Point에 대한 데이터를 파일로 저장한다.Load Bias Point : 이전에 데이터 파일을 Load한다.

Run to time : 시뮬레이션 종료 시간

Start saving data after : 시뮬레이션 시작 후 데이터를

저장하는 시간을 입력

Maximum Step : 과도상태 해석의 수치계산을 위한 최대

Step size를 입력한다. Skip the initial transient… : 선택할 경우 인덕터,

커패시터 등의 초기치를 무시하고 계산한다.

Run to time : 시뮬레이션 종료 시간

Start saving data after : 시뮬레이션 시작 후 데이터를

저장하는 시간을 입력

Maximum Step : 과도상태 해석의 수치계산을 위한 최대

Step size를 입력한다. Skip the initial transient… : 선택할 경우 인덕터,

커패시터 등의 초기치를 무시하고 계산한다.

Time Domain / Transient

40

79

V1

FREQ = 5Khz

VAMPL = 1VVOFF = 0.4V

DF = 1000

PHASE = 30TD = 1ms

R110meg

0

V1

FREQ = 5Khz


DF = 1000

PHASE = 30TD = 1ms

R110meg

0

Source V I Sin

80

V1

FREQ = 5Khz


DF = 1000

PHASE = 30TD = 1ms

R110meg

0

V1

FREQ = 5Khz


DF = 1000

PHASE = 30TD = 1ms

R110meg

0Voff=offsetVampl=amplitudeFc=Frequency CarrierFm=Frequency ModulationMOD=Modulation Index

Voff=offsetVampl=amplitudeFc=Frequency CarrierFm=Frequency ModulationMOD=Modulation Index

Source SFFM

41

81

TD1 = 1차 Time DelayTC1 = 1차 온도계수




R110meg

0

V2 TD1 = 0.5m

V1 = 1

TD2 = 1.5mTC1 = 0.1m

V2 = 5

TC2 = 1m

R110meg

0

V2 TD1 = 0.5m

V1 = 1

TD2 = 1.5mTC1 = 0.1m

V2 = 5

TC2 = 1m

Source Exp

82

V1,V2 = Pulse의 Offset,Peak ValueTD = Time DelayTR = Rise TimeTF = Fall TimePW = Pulse WidthPER = Period

V1,V2 = Pulse의 Offset,Peak ValueTD = Time DelayTR = Rise TimeTF = Fall TimePW = Pulse WidthPER = Period

R110meg

0

V3 TD = 1m

TF = 0.3mPW = 0.5mPER = 2m

V1 = 1

TR = 0.1m

V2 = 5

V

R110meg

0

V3 TD = 1m

TF = 0.3mPW = 0.5mPER = 2m

V1 = 1

TR = 0.1m

V2 = 5

V

Source Pulse

42

83

Source PWL(Piece Wise Linear)

Tn = TimeTn = Time Vn = VoltageVn = Voltage

PWL SeriesPWL Series

V3

VPWL

V4

<FILE>

VPWL_F_RE_FOREVER

V5

<FILE>

VPWL_F_RE_N_TIMES

V6

<FILE>

VPWL_FILE

V7

VPWL_RE_FOREVER

V8

VPWL_RE_N_TIMES

좌측 PWL Series의 Source 명칭에

“File” 이란 이름이 없으며,이 PWL들은 내부의 Properties의

속성에 시간과 전압(전류)을 입력하여

제작 ,여기서 PWL의 명칭은 약어로

이루어져 있으며,RE : RepeatN_TIMES : N번 반복 횟수

FOREVER : 영구적인 형태의

전압과 전류를 임의의 편집함.

좌측 PWL Series의 Source 명칭에

“File” 이란 이름이 없으며,이 PWL들은 내부의 Properties의

속성에 시간과 전압(전류)을 입력하여

제작 ,여기서 PWL의 명칭은 약어로

이루어져 있으며,RE : RepeatN_TIMES : N번 반복 횟수

FOREVER : 영구적인 형태의

전압과 전류를 임의의 편집함.

PWL Series의 명칭에 “File”의이름은 일반 텍스트 편집기를

이용하는 Source임.<비교 사항>File형태가 아닌 PWL들은 편집의

범위가 Column에 제한되며,File형태의 PWL의 메모장을 이용

하므로 Column의 제한을 받지

않음.

PWL Series의 명칭에 “File”의이름은 일반 텍스트 편집기를

이용하는 Source임.<비교 사항>File형태가 아닌 PWL들은 편집의

범위가 Column에 제한되며,File형태의 PWL의 메모장을 이용

하므로 Column의 제한을 받지

않음.

R110meg

0

V4

T1 = 0T2 = 0.5mT3 = 1mT4 = 2mT5 = 3mT6 = 4mT7 = 4.5mT8 = 5m

V1 = 0.5V2 = 1V3 = -1V4 = -3V5 = 2V6 = 3V7 = 0.5V8 = 0.5

R110meg

0

V4

T1 = 0T2 = 0.5mT3 = 1mT4 = 2mT5 = 3mT6 = 4mT7 = 4.5mT8 = 5m

V1 = 0.5V2 = 1V3 = -1V4 = -3V5 = 2V6 = 3V7 = 0.5V8 = 0.5

84

TSF : Time Scale FactorVSF : Voltage Scale Factor

TSF : Time Scale FactorVSF : Voltage Scale Factor

Source PWL(Piece Wise Linear)

V6

<FILE>

VPWL_FILE

수정수정

Tn=TimeTn=Time Vn=VoltageVn=Voltage

PWL_FILE 형태의 Source 사용

시 <File> 란에 입력해야 할

경로 명은 그림과 같이

“ C:\파일이 저장된 경로 “ 입력

한다.

<참고>

작업 프로젝트와 메모장의

Source파일과 같은 위치의

경로를 갖는 경우에는 파일명과

확장자만 입력하여 사용 가능

PWL_FILE 형태의 Source 사용

시 <File> 란에 입력해야 할

경로 명은 그림과 같이

“ C:\파일이 저장된 경로 “ 입력

한다.

<참고>

작업 프로젝트와 메모장의

Source파일과 같은 위치의

경로를 갖는 경우에는 파일명과

확장자만 입력하여 사용 가능

43

85

Source (AMB - MULT)

DIFF

MULT

SUM

ABM.olbABM.olb

86

Evalue의 Expression = IF(두 핀의 입력)<0,0,5) : 두 입력의 차가 0보다 작을 때 참이면 0, 거짓이면 5를 출력Evalue의 Expression = IF(두 핀의 입력)<0,0,5) : 두 입력의 차가 0보다 작을 때 참이면 0, 거짓이면 5를 출력

Source (AMB - Evalue)

E1

V(%IN+, %IN-)EVALUE

OUT+OUT-

IN+IN-

G1

V(%IN+, %IN-)GVALUE

OUT+OUT-

IN+IN-

Evalue : 전압 제어 전압원

Gvalue : 전압 제어 전류원

Evalue : 전압 제어 전압원

Gvalue : 전압 제어 전류원

44

87

Parameter를 이용한 Source SettingParameter를 이용한 Source Setting

아래와 같이 Special.olb라는 라이브러리의 Param이란 소자를 배치하게 되면, 도면에서 이용될 함수의 Value를 선언 문으로

사용할 수 있다. VDC(V1)의 DC value의 값을 아래와 같은 계산 결과치 또는 일반 함수식으로서 실효치 및 목적하는 값을 표현하여 사용되기도

한다.

아래와 같이 Special.olb라는 라이브러리의 Param이란 소자를 배치하게 되면, 도면에서 이용될 함수의 Value를 선언 문으로

사용할 수 있다. VDC(V1)의 DC value의 값을 아래와 같은 계산 결과치 또는 일반 함수식으로서 실효치 및 목적하는 값을 표현하여 사용되기도

한다.

V1TD = {delay}TF = 1u

PW = {duty*1/frequency}PER = {1/frequency}

V1 = 0

TR = 1u

V2 = {Vpeak}

0

R1

1k

PARAMETERS:Vpeak = 1frequency = 1Kduty = 0.2delay = 0.2m

다음은 Pulse Wave를 제작 하기 위해 아래와 같은 선언문을 사용하면, Pulse를 구성하는 Freq및 Duty만 조정하여 전체의

Attribute를 편집할 필요가 없게 된다. 뿐만 아니라, 일반 소자도 적용 범위가 같기 때문에 저항이 가변 되며, 시뮬레이션

적용도 또한 가능하다

다음은 Pulse Wave를 제작 하기 위해 아래와 같은 선언문을 사용하면, Pulse를 구성하는 Freq및 Duty만 조정하여 전체의

Attribute를 편집할 필요가 없게 된다. 뿐만 아니라, 일반 소자도 적용 범위가 같기 때문에 저항이 가변 되며, 시뮬레이션

적용도 또한 가능하다

Source (Parameter - Special)

전압 분배의 비율 조정의 예)전압 분배 비율 = R2 / R1+R2에 의해

R1과 R2의 전압 분배 비율이 20%, 부하 저항은 50K일 경우,Parameter에 Load = 50kRatio = 0.2로 생성 가능하며,Schematic 상의 R1과 R2의 값은,R1 Value = {load*(1-ratio)}R2 Value = {load*(ratio)} 로서 비율조정을 쉽게

할 수 있음.

전압 분배의 비율 조정의 예)전압 분배 비율 = R2 / R1+R2에 의해

R1과 R2의 전압 분배 비율이 20%, 부하 저항은 50K일 경우,Parameter에 Load = 50kRatio = 0.2로 생성 가능하며,Schematic 상의 R1과 R2의 값은,R1 Value = {load*(1-ratio)}R2 Value = {load*(ratio)} 로서 비율조정을 쉽게

할 수 있음.

88

Stimulus Editor (StmEd)는 transient analog 와digital sources를 정의하는 그래픽전인. 방법을 제공한다. Stimulus Editor는 왼쪽의 Source와 같이 고유의 Implementation을 가지고

있으며, Implementation name을 변경하면, 저장된 입력원을 즉시 사용이 가능한 장점이 있음.라이브러리 명칭은 VSTIM , ISTIM, DIGSTIM1 ~ 32의 이름으로 Sourcstm.lib라이브러리의

경로를 가지고 있고, 하나의 프로젝트에 여러 입력을 적용 시 유용하게 사용된다.

Stimulus Editor (StmEd)는 transient analog 와digital sources를 정의하는 그래픽전인. 방법을 제공한다. Stimulus Editor는 왼쪽의 Source와 같이 고유의 Implementation을 가지고

있으며, Implementation name을 변경하면, 저장된 입력원을 즉시 사용이 가능한 장점이 있음.라이브러리 명칭은 VSTIM , ISTIM, DIGSTIM1 ~ 32의 이름으로 Sourcstm.lib라이브러리의

경로를 가지고 있고, 하나의 프로젝트에 여러 입력을 적용 시 유용하게 사용된다.

Sin Wave Stimulus 만들기

1. 새로운 도면을 Open한다.2. VSTIM 란 심벌을 불러 배치한다. Place/Part Sourcstm.olb3. 배치한 VSTIM을 클릭 후 EDIT / PSpice Stimulus를 클릭하여 Stimulus Editor를

Open한다.4. New Stimulus라는 대화창에 SIN radio 버튼을 선택한다.5. Name란에 SIN이라는 Implementation Name을 입력한다. 6. OK .7. Sin Source 설정 (0 1 60)8. OK 하면 60Hz sine sin wave를 볼 수 있다. 9. File Save toolbar button을 클릭한다.10. 도면의 VSTIM의 Implementation = SIN으로 Update되며, 설정 완료.11. 이 후 Stimulus Editor에서 새롭게 제작 시 Menu / Stimulus / New를 클릭하여 실행

Sin Wave Stimulus 만들기

1. 새로운 도면을 Open한다.2. VSTIM 란 심벌을 불러 배치한다. Place/Part Sourcstm.olb3. 배치한 VSTIM을 클릭 후 EDIT / PSpice Stimulus를 클릭하여 Stimulus Editor를

Open한다.4. New Stimulus라는 대화창에 SIN radio 버튼을 선택한다.5. Name란에 SIN이라는 Implementation Name을 입력한다. 6. OK .7. Sin Source 설정 (0 1 60)8. OK 하면 60Hz sine sin wave를 볼 수 있다. 9. File Save toolbar button을 클릭한다.10. 도면의 VSTIM의 Implementation = SIN으로 Update되며, 설정 완료.11. 이 후 Stimulus Editor에서 새롭게 제작 시 Menu / Stimulus / New를 클릭하여 실행

Stimulus Editor

SV9

Implementation =

SI1

Implementation =

S1DSTM1

Implementation =

S2DSTM2

Implementation =

S32DSTM3

Implementation =

45

89

OrCAD PSpice 입력원으로 사용되는 source는 source.lib라는 라이브러리에 저장 되어있고 라이브러리 내에는 크게 전압원 , 전류원 , 디지털 source로 구분되어진다.

OrCAD PSpice 입력원으로 사용되는 source는 source.lib라는 라이브러리에 저장 되어있고 라이브러리 내에는 크게 전압원 , 전류원 , 디지털 source로 구분되어진다.

CLKDigClock

S1STIM1

S8STIM8

F1

SIGNAME = signalFILENAME = file1.stm

FileStim1

DigClock은 digital signal을 입력원으로 사용되는 source로서 특성은 반복적인 주기를 갖고 digital signal을만들어 낸다.

DigClock은 digital signal을 입력원으로 사용되는 source로서 특성은 반복적인 주기를 갖고 digital signal을만들어 낸다.

COMMAND1 COMMAND2 COMMAND3 Properties Editor의 속성 편집

0s 0 1s 1 2s 0

COMMAND1 COMMAND2 COMMAND3 Properties Editor의 속성 편집

0s 0 1s 1 2s 0

COMMAND1 COMMAND2 COMMAND3 STIM8의 8은 bit를 나타내며 8bit의 Signal source임

0s 00000000 1s 01010101 2s 10101010

COMMAND1 COMMAND2 COMMAND3 STIM8의 8은 bit를 나타내며 8bit의 Signal source임

0s 00000000 1s 01010101 2s 10101010

FileStim1은 우측의 메모장을 이용하여 시그널을 제작한다. 아날로그 PWL과 제작방법은 거의

같으며, 주의할 사항은 우측의 메모장의 내용에 Digital Signal의 각 Bit별 이름이 필요하게 됨.이 이름은 Bus와 Wire의 연결 시 Wire에 각 Bit별 Signal Name을 정의 해 주기 위함

FileStim1은 우측의 메모장을 이용하여 시그널을 제작한다. 아날로그 PWL과 제작방법은 거의

같으며, 주의할 사항은 우측의 메모장의 내용에 Digital Signal의 각 Bit별 이름이 필요하게 됨.이 이름은 Bus와 Wire의 연결 시 Wire에 각 Bit별 Signal Name을 정의 해 주기 위함

Digital Source

시간^디지털 논리 값시간^디지털 논리 값

F1DSTM4

SIGNAME =FILENAME =

90

아래의 도면을 예제로 사용하여 과도 분석과정을 살펴 보자.Transient analysis은 Time Domain simulation이며 회로의 과도 현상을 측정할 수 있다. Probe에서 본 결과는 oscilloscope와

같으며, 시간은 X축으로 설정 voltage 와current는 Y축이다.

아래의 도면을 예제로 사용하여 과도 분석과정을 살펴 보자.Transient analysis은 Time Domain simulation이며 회로의 과도 현상을 측정할 수 있다. Probe에서 본 결과는 oscilloscope와

같으며, 시간은 X축으로 설정 voltage 와current는 Y축이다.

입력으로 IPWL을 사용하며, 입력 전류는 Step Pulse로 설정한다. 이 후 L1(인덕터)에 인가되는 전류의 과도 현상을

측정한다.<실행 순서>1. 입력원 및 소자 배치 (IPWL, R, L, C)2. 소자 값 설정

3. 시뮬레이션 설정(Transient)4. 전류 마커 배치(인덕터 전류의 과도 현상 측정)

입력으로 IPWL을 사용하며, 입력 전류는 Step Pulse로 설정한다. 이 후 L1(인덕터)에 인가되는 전류의 과도 현상을

측정한다.<실행 순서>1. 입력원 및 소자 배치 (IPWL, R, L, C)2. 소자 값 설정

3. 시뮬레이션 설정(Transient)4. 전류 마커 배치(인덕터 전류의 과도 현상 측정)

Time Domain (Transient)

Simulation Profile Transient(Time Domain)

Run to time 시뮬레이션 종료 시간

Max… 계산되는 포인터들의 Step size(시간간격으로 설정) Step Sailing(8.0v)

Skip… 사용되는 Conductor 및 Inductor의 초기치를 무시한다

Simulation Profile Transient(Time Domain)

Run to time 시뮬레이션 종료 시간

Max… 계산되는 포인터들의 Step size(시간간격으로 설정) Step Sailing(8.0v)

Skip… 사용되는 Conductor 및 Inductor의 초기치를 무시한다

46

91

아래의 시뮬레이션 결과에서 보이듯이 일정 시간을 갖고 서서히 전류량이 증가 됨을 알 수 있다. 아래의 시뮬레이션 결과에서 보이듯이 일정 시간을 갖고 서서히 전류량이 증가 됨을 알 수 있다.

인덕터의 전류의 반응 시간과 OverShoot의 특성이 R값의

크기에 따라 변화 함을 알 수 있다.다시 R값을 1.5 ohm으로 변경 후 시뮬레이션 실행하여

인덕터 전류의 과도현상이 변화함을 확인한다.이전 과제에서 Trace Evaluate를 사용할 수 있다.Rise TimeOvershoot 함수 적용.1.5옴 일 때와 0.5옴 일 때의 Rise time과 Overshoot 비교

인덕터의 전류의 반응 시간과 OverShoot의 특성이 R값의

크기에 따라 변화 함을 알 수 있다.다시 R값을 1.5 ohm으로 변경 후 시뮬레이션 실행하여

인덕터 전류의 과도현상이 변화함을 확인한다.이전 과제에서 Trace Evaluate를 사용할 수 있다.Rise TimeOvershoot 함수 적용.1.5옴 일 때와 0.5옴 일 때의 Rise time과 Overshoot 비교

위의 시뮬레이션 결과와 같이 저항의 값을 여러 범위에 저항 값으로 변경하여 가면서 시뮬레이션이 가능하며, 이것은

가면저항의 값을 일정 범위로 가변(Sweep) 하면서 오실로스코프로 확인하는 것과 개념을 같이한다.

위의 시뮬레이션 결과와 같이 저항의 값을 여러 범위에 저항 값으로 변경하여 가면서 시뮬레이션이 가능하며, 이것은

가면저항의 값을 일정 범위로 가변(Sweep) 하면서 오실로스코프로 확인하는 것과 개념을 같이한다.

PARAMETERS: <Place part / param / Special.olb><Place part / param / Special.olb>

Simulation Result

92

변경하고자 하는 Component Value의 값을 위의 도면과 같이

{ 임의의 Variable }로 설정.Place Part에서 Param / Special.olb 배치

변경하고자 하는 Component Value의 값을 위의 도면과 같이

{ 임의의 Variable }로 설정.Place Part에서 Param / Special.olb 배치

New Column : 새로 추가될 Column 시 사용

Display : 도면상에 Display format 설정

New Column : 새로 추가될 Column 시 사용

Display : 도면상에 Display format 설정

Parametric Analysis & Setting

1. Component Value { } 변수 화1. Component Value { } 변수 화

2. Parameter 설정2. Parameter 설정

아래 그림과 같이 Param의 Property Editor에 ComponentValue의 값으로 설정 했던 변수명에 해당하는 새로운

Column을 생성 후 Display 설정

아래 그림과 같이 Param의 Property Editor에 ComponentValue의 값으로 설정 했던 변수명에 해당하는 새로운

Column을 생성 후 Display 설정

3. Parametric 시뮬레이션 설정3. Parametric 시뮬레이션 설정

47

93

Parametric sweep는 Sweep할 변수로는 전압원, 전류원,Global Parameter,모델 파라미터, 온도 등이 있다. Sweep type에는 DC sweep에서 변화하는 변수의 수치와 같이 입력하면 된다

Parametric sweep는 Sweep할 변수로는 전압원, 전류원,Global Parameter,모델 파라미터, 온도 등이 있다. Sweep type에는 DC sweep에서 변화하는 변수의 수치와 같이 입력하면 된다

Parametric Sweep (Option)

General Setting 후 추가적으로 변경 시킬 변수 명 입력General Setting 후 추가적으로 변경 시킬 변수 명 입력

Variable 에서 설정 된 입력에 대한 변경 범위를 입력

이것은 DC 해석에서의 Sweep Type과 같다.

Variable 에서 설정 된 입력에 대한 변경 범위를 입력

이것은 DC 해석에서의 Sweep Type과 같다.

위의 변수 명 입력 시 Global Parameter의 변수는 Schematic 상의 설정 된 변수를 지정하게 됨.이 때 변수는 Special.olb의 param이란 소자와 함께 사용된다.

위의 변수 명 입력 시 Global Parameter의 변수는 Schematic 상의 설정 된 변수를 지정하게 됨.이 때 변수는 Special.olb의 param이란 소자와 함께 사용된다.

94

Performance analysis를 수행하기 위해서는 Parametric analysis 또는 Monte carlo / worst case를 실행해야 한다. 이렇게

Multi simulation을 실행 시 다수 실행에 대한 좀더 자세한 분석을 할 수 있다. 이 후 버전인 Cadence 14.xx버전에서는 PSpice Measurement라는 기능으로 Multi- Simulation을 실행 하지 안더라도 GoalFunction을 이용하여 Simulation결과 파형에 대한 찾고자 하는 Point를 찾아 준다.앞에서 한 예제를 통하여 실습을 하도록 하자.

Performance analysis를 수행하기 위해서는 Parametric analysis 또는 Monte carlo / worst case를 실행해야 한다. 이렇게

Multi simulation을 실행 시 다수 실행에 대한 좀더 자세한 분석을 할 수 있다. 이 후 버전인 Cadence 14.xx버전에서는 PSpice Measurement라는 기능으로 Multi- Simulation을 실행 하지 안더라도 GoalFunction을 이용하여 Simulation결과 파형에 대한 찾고자 하는 Point를 찾아 준다.앞에서 한 예제를 통하여 실습을 하도록 하자.

위와 같이 R1을 0.5 ohm ~ 1.5 ohm으로 Parametric 분석 실행. Probe Window에서 Performance 분석 실행.위와 같이 R1을 0.5 ohm ~ 1.5 ohm으로 Parametric 분석 실행. Probe Window에서 Performance 분석 실행.

Performance analysis & Goal Function

MoreMore

Time

0s 5s 10s 15s 20s... -I(L1)

0A

0.5A

1.0A

1.5A

48

95

Performance Analysis 실행 순서 (Probe Window)1. Trace / Performance Analysis… 클릭

2. 오른쪽 하단의 Performance Analysis 대화창 생성

3-1. Ok 버튼 클릭 시 : Goal Function 실행 Trace Add를 통하여 목적하는 Goal Function을 설정.

3-2. Wizard 버튼 클릭 시 : 각 Step 별 진행

Performance Analysis 실행 순서 (Probe Window)1. Trace / Performance Analysis… 클릭

2. 오른쪽 하단의 Performance Analysis 대화창 생성

3-1. Ok 버튼 클릭 시 : Goal Function 실행 Trace Add를 통하여 목적하는 Goal Function을 설정.

3-2. Wizard 버튼 클릭 시 : 각 Step 별 진행

Performance analysis : Step1

11

22 3-23-23-13-1

Ok 클릭 시 Plot 창이 새롭게 생성

되며 X축의 변수는 ParametricSweep에 변수로 사용된 저항 값의

범위로 나타난다.

Ok 클릭 시 Plot 창이 새롭게 생성

되며 X축의 변수는 ParametricSweep에 변수로 사용된 저항 값의

범위로 나타난다.

Wizard 클릭 시 위의 그림과

같이 Goal Function 정의하기

위한 과정으로 진행 된다.

Wizard 클릭 시 위의 그림과

같이 Goal Function 정의하기

위한 과정으로 진행 된다.

MoreMore

96

이 과정은 OK를 클릭한 과정을 4단계로 나누어 Goal Function을 생성해 내는 과정이다. Wizard를 이용할 경우 Goal Function에 표현 되지 않은

함수를 새롭게 만드는 기능도 가지고 있다.일반적으로 지원되는 Function을 이용하여 사용하기로 한다.

먼저 회로에서 가변 된 저항 값에 따라 L에 인가되어 지는

전류량을 해석하기 위해 Choose a Measurement에Rise Time을 선택한다.

이 과정은 OK를 클릭한 과정을 4단계로 나누어 Goal Function을 생성해 내는 과정이다. Wizard를 이용할 경우 Goal Function에 표현 되지 않은

함수를 새롭게 만드는 기능도 가지고 있다.일반적으로 지원되는 Function을 이용하여 사용하기로 한다.

먼저 회로에서 가변 된 저항 값에 따라 L에 인가되어 지는

전류량을 해석하기 위해 Choose a Measurement에Rise Time을 선택한다.

Risetime_StepResponse(trace name) Step Response에 대한 임의의 Node에서 Risetime Find the first and final Y Values of the trace. Then find the difference between the X values of the points where the trace first crosses 10%then 90% of the range between its starting and final values with a positive slope.

(Find the risetime of a step response curve.)각 Wave 마다 위의 형식으로 하나의 파형의 전체 Rising Time중 초기 10% 되는 지점과 종료 90% 되는 지점의 Point를 찾고

두 Point에 대한 시간을 계산으로 설정 되어 있다. 이것은 편집이 가능하다.

Risetime_StepResponse(trace name) Step Response에 대한 임의의 Node에서 Risetime Find the first and final Y Values of the trace. Then find the difference between the X values of the points where the trace first crosses 10%then 90% of the range between its starting and final values with a positive slope.

(Find the risetime of a step response curve.)각 Wave 마다 위의 형식으로 하나의 파형의 전체 Rising Time중 초기 10% 되는 지점과 종료 90% 되는 지점의 Point를 찾고

두 Point에 대한 시간을 계산으로 설정 되어 있다. 이것은 편집이 가능하다.

위와 같이 여러 가지의 Goal Function을 확인 하고, 편집 모드는 Measurements를 클릭하여 실행한다. 이 후 Next로 다음과정으로 넘어간다.

위와 같이 여러 가지의 Goal Function을 확인 하고, 편집 모드는 Measurements를 클릭하여 실행한다. 이 후 Next로 다음과정으로 넘어간다.

Performance analysis : Step 2

Performance analysis WizardPerformance analysis Wizard

Risetime_StepResponse(trace name)Risetime_StepResponse(trace name)

MoreMore

49

97

좌측의 대화창은 이전 단계에서 선택한 Goal Function을

Evaluation하는 과정이다.Simulation 결과로 출력 되어 있는 -I(L1)을 Name of trace to search에 입력 하여 측정 되어야 할 Trace Name을 설정

한다. 노드명에 대한 Trace Name은 단축아이콘을 클릭 하여

실행 가능.

좌측의 대화창은 이전 단계에서 선택한 Goal Function을

Evaluation하는 과정이다.Simulation 결과로 출력 되어 있는 -I(L1)을 Name of trace to search에 입력 하여 측정 되어야 할 Trace Name을 설정

한다. 노드명에 대한 Trace Name은 단축아이콘을 클릭 하여

실행 가능.

MoreMore


98

좌측의 계산된 Point들은

P1 : 초기 Rise되는 PointP2(종료 Rise되는 Point)P3(전체 Rise되는 시간의 10% 지점)P4(전체 Rise되는 시간의 90% 지점)으로 표현된다.

좌측의 계산된 Point들은

P1 : 초기 Rise되는 PointP2(종료 Rise되는 Point)P3(전체 Rise되는 시간의 10% 지점)P4(전체 Rise되는 시간의 90% 지점)으로 표현된다.

이와 같이 Parametric analysis로 display되었던 파형들을 위와 같이

계산에 포함 되고, 나타날 Plot(probe Window)의 X축에는 가변 된 저항

의 함수로 지정 된다.결과적으로 Plot 에서 읽을 수 있는 함수는 최종 목적으로 하는

저항의 변화량에 대한 인덕터의 전류충전 시간을 한 화면에 Display 한다.Y축에는 P3 Point에서 P4까지 걸린 시간이 계산

이와 같이 Parametric analysis로 display되었던 파형들을 위와 같이

계산에 포함 되고, 나타날 Plot(probe Window)의 X축에는 가변 된 저항

의 함수로 지정 된다.결과적으로 Plot 에서 읽을 수 있는 함수는 최종 목적으로 하는

저항의 변화량에 대한 인덕터의 전류충전 시간을 한 화면에 Display 한다.Y축에는 P3 Point에서 P4까지 걸린 시간이 계산


rval

0.4 0.6 0.8 1.0 1.2 1.4 1.6Risetime_StepResponse(-I(L1))

1.0

2.0

3.0

4.0

Rval Risetime_StepResponse(-I(L1))0.5 3.35788971559004

1 1.63763449966019

1.5 1.36402374711397

Rval Risetime_StepResponse(-I(L1))0.5 3.35788971559004

1 1.63763449966019

1.5 1.36402374711397

50

99

다이오드의 온도 특성

순방향 전압 온도특성은 순방향 전압 Vf가 –2mV / C의 특성을 가지므로 순방향 전류가 일정한 상태에서 온도 증가에 따라

순방향 전압 Vf가 수평축 이동할 것이며 역 방향 전류 온도특성은 역 방향 전류가 온도 10도 증가에 따라 2배 증가 됨을

을 확인한다.

다이오드의 온도 특성

순방향 전압 온도특성은 순방향 전압 Vf가 –2mV / C의 특성을 가지므로 순방향 전류가 일정한 상태에서 온도 증가에 따라

순방향 전압 Vf가 수평축 이동할 것이며 역 방향 전류 온도특성은 역 방향 전류가 온도 10도 증가에 따라 2배 증가 됨을

을 확인한다.

시뮬레이션 조건

Sweep Variable V1 start value : –1 end value : 2 Increment : 0.01V

Option Parametric Value list : -100, 0, 100 .

시뮬레이션 조건

Sweep Variable V1 start value : –1 end value : 2 Increment : 0.01V

Option Parametric Value list : -100, 0, 100 .

D1D1N4148

R11

V10Vdc

0

Parametric Analysis (Temperature Sweep)

100

<회로도 작성>R-C low pass filter와 비교기를 이용하여

구성.RC filter의 시정 수 R*C =1msec가 되는

R, C조합을 만들고, 이때의 필터 출력

전압이 입력전압(VIN= 10V)의 약 63%가

되는 시점이므로, 비교 ref전압이 6.3V가

되는 분압 회로를 구성. .Param(Vdc:10V, Rup:3.7ohm, Rdown:6.3 ohm)

<회로도 작성>R-C low pass filter와 비교기를 이용하여

구성.RC filter의 시정 수 R*C =1msec가 되는

R, C조합을 만들고, 이때의 필터 출력

전압이 입력전압(VIN= 10V)의 약 63%가

되는 시점이므로, 비교 ref전압이 6.3V가

되는 분압 회로를 구성. .Param(Vdc:10V, Rup:3.7ohm, Rdown:6.3 ohm)

Parametric Analysis (전원 변동에 의한 시뮬레이션)

Parametric Variable : Source(전원)의 변동에 의한 영향

과도 분석과 Parametric 분석.회로 분석 목적.

- 입력(Vin)의 rise-edge trigger가 발생하면, 입력에 대해 1msec의 Delay된 출력 (Vo)를 발생하는 펄스 발생기

- Delay의 설계 공차는 상한 치 1.1 ms, 하한 치 0.9 msParametric 분석을 통한 VDC전원 변동

{VDC}의 전원의 오차 범위를 10%로 가정 하였을 때 시뮬레이션 실행 후 결과를 확인한다.

Parametric Variable : Source(전원)의 변동에 의한 영향

과도 분석과 Parametric 분석.회로 분석 목적.

- 입력(Vin)의 rise-edge trigger가 발생하면, 입력에 대해 1msec의 Delay된 출력 (Vo)를 발생하는 펄스 발생기

- Delay의 설계 공차는 상한 치 1.1 ms, 하한 치 0.9 msParametric 분석을 통한 VDC전원 변동

{VDC}의 전원의 오차 범위를 10%로 가정 하였을 때 시뮬레이션 실행 후 결과를 확인한다.

51

101

전원 변동 영향

과도 분석과 Parametric 분석.시뮬레이션 설정

.TRAN 0 5ms 0

.STEP LIN PARAM vdc 9 10 0.01 Run Simulation Probe Window에서 Performance Analysis 실행 후 Goal Function을 이용하여 VDC의 변화에 따른 V(out)의 변화량 확인

전원 변동 영향

과도 분석과 Parametric 분석.시뮬레이션 설정

.TRAN 0 5ms 0

.STEP LIN PARAM vdc 9 10 0.01 Run Simulation Probe Window에서 Performance Analysis 실행 후 Goal Function을 이용하여 VDC의 변화에 따른 V(out)의 변화량 확인

Probe Window / Trace / Performance Analysis 실행Probe Window / Trace / Performance Analysis 실행

Parametric Analysis (Simulation Result)

Parametric Simulation ResultParametric Simulation Result

Goal Function 선택

XatNthY(trace name, Y_value, n_occur)Find the value of X corresponding to the nth occurrence of the given Y_value, for the specified trace.

XatNthY(V(out),5,1) : 찾고자 하는 파형의 Y값이 5를

갖는 첫번째 Point를 검색.

Goal Function 선택

XatNthY(trace name, Y_value, n_occur)Find the value of X corresponding to the nth occurrence of the given Y_value, for the specified trace.

XatNthY(V(out),5,1) : 찾고자 하는 파형의 Y값이 5를

갖는 첫번째 Point를 검색.

Performance Analysis 실행Performance Analysis 실행

102

Monte Carlo and worst-case analyses는 표준실행과 함께 다중실행을 할 때 소자의 Lot 혹은 Dev Tolerance를 바꾸는 것이다. 해석을 실행하기 전에 반드시 조사되어질 수 있는 모델 파라미터의 model 혹은 lot tolerance를 설정해야만 한다. Monte Carlo 해석은 수행되어질 회로의 Monte Carlo(통계적인)해석을 유발한다. tolerance가 제시되는 모든 소자의 모델

Parameter를 유효한 동안 random하게 변화시켜감으로써 부품의 값을 변화시켜 회로의 응답을 계산한다. 이것은 소자 변수의 변화의 순간에 통계적 Data를 제공한다.

Worst-Case 해석은 수행되어질 회로의 민감도와 worst-case해석을 유발한다.Sensitivity/worst-case 해석은 random number를 사용하기 보다 Sensitivity data를 사용하는 Parameter를 계산하는데 있어서

Monte Carlo 해석과 다르다.통계적 해석을 수행할 때 Monte Carlo 혹은 Worst-Case 해석 중 하나를 실행할 수 있지만 동시에 두 개를 같이 실행할 수는

없다. Parameter들이 유효한 동안 선택된 해석의 다중실행은 행해진다.

다음 장에 설명하는 내용은 평균과 표준편차로서 통계적인 분석을 위한 기본적인 개념을 소개 한다.

Monte Carlo and worst-case analyses는 표준실행과 함께 다중실행을 할 때 소자의 Lot 혹은 Dev Tolerance를 바꾸는 것이다. 해석을 실행하기 전에 반드시 조사되어질 수 있는 모델 파라미터의 model 혹은 lot tolerance를 설정해야만 한다. Monte Carlo 해석은 수행되어질 회로의 Monte Carlo(통계적인)해석을 유발한다. tolerance가 제시되는 모든 소자의 모델

Parameter를 유효한 동안 random하게 변화시켜감으로써 부품의 값을 변화시켜 회로의 응답을 계산한다. 이것은 소자 변수의 변화의 순간에 통계적 Data를 제공한다.

Worst-Case 해석은 수행되어질 회로의 민감도와 worst-case해석을 유발한다.Sensitivity/worst-case 해석은 random number를 사용하기 보다 Sensitivity data를 사용하는 Parameter를 계산하는데 있어서

Monte Carlo 해석과 다르다.통계적 해석을 수행할 때 Monte Carlo 혹은 Worst-Case 해석 중 하나를 실행할 수 있지만 동시에 두 개를 같이 실행할 수는

없다. Parameter들이 유효한 동안 선택된 해석의 다중실행은 행해진다.

다음 장에 설명하는 내용은 평균과 표준편차로서 통계적인 분석을 위한 기본적인 개념을 소개 한다.

Monte Carlo / Worst-case Analysis

52

103

우리생활에서 통계는 다양한 분야에서 많이 이용되고 있다. 특히 대량의 제품을 생산하는 곳에서는 통계의 이용이 필수적일

수 밖에 없다. 통계라는 것은 부분적인 측정과 조사로 관심대상의 전체를 추정하는 것이다. 이 추정이라는 것은 절대적일 수가 없다. 단지 추정한 것이 맞을 것이라는 가능성이 있을 뿐이다.그 누구도 100%확신하는

추정은 불가능하다. 그렇다면 통계는 전부 불확실한 것뿐인가? 그렇지 않다. 측정을 하지 않은 상태에서 추측하는 것보다

훨씬 정확한 예측이 가능하게 해주므로 통계를 사용하지 않는 경우보다 정확하게 결정을 내릴 수 있다.

예를 들면 이제까지 우리는 어떤 제품이나 부품을 생산함에 있어서 그 제품이 불량이냐 아니냐를 판단 하는데 대략 5개 정도의

Sample을 가지고 판정을 했다. 다음의 경우를 보자.어떤 제품에 들어가는 부품의 치수가 12±0.05 이라고 할 때 당일 생산한 1,000개의 부품 중 5개의 부품을 발췌하여 측정한

결과가 아래와 같을 때 과연 부품의 수준이 양호하다고 할 수 있는가? 불량은 몇 %?

측정결과 data:11.960 , 11.955 , 11.965 , 11.980 , 11.950

우리생활에서 통계는 다양한 분야에서 많이 이용되고 있다. 특히 대량의 제품을 생산하는 곳에서는 통계의 이용이 필수적일

수 밖에 없다. 통계라는 것은 부분적인 측정과 조사로 관심대상의 전체를 추정하는 것이다. 이 추정이라는 것은 절대적일 수가 없다. 단지 추정한 것이 맞을 것이라는 가능성이 있을 뿐이다.그 누구도 100%확신하는

추정은 불가능하다. 그렇다면 통계는 전부 불확실한 것뿐인가? 그렇지 않다. 측정을 하지 않은 상태에서 추측하는 것보다

훨씬 정확한 예측이 가능하게 해주므로 통계를 사용하지 않는 경우보다 정확하게 결정을 내릴 수 있다.

예를 들면 이제까지 우리는 어떤 제품이나 부품을 생산함에 있어서 그 제품이 불량이냐 아니냐를 판단 하는데 대략 5개 정도의

Sample을 가지고 판정을 했다. 다음의 경우를 보자.어떤 제품에 들어가는 부품의 치수가 12±0.05 이라고 할 때 당일 생산한 1,000개의 부품 중 5개의 부품을 발췌하여 측정한

결과가 아래와 같을 때 과연 부품의 수준이 양호하다고 할 수 있는가? 불량은 몇 %?

측정결과 data:11.960 , 11.955 , 11.965 , 11.980 , 11.950

0

5개모두규격안에들어가므로문제없어요!

5개의 Sample로과연그렇게

확신할수있을까?

평균과 표준편차

104

5개의 Sample은 규격 안에 있으므로 문제가 없지만 나머지 995개의 제품에 대해서는 과연 양호하다고 말할 수 없다. ”나머지는 측정을 해봐야 안다”는 식으로 하면 아무런 검사의 의미가 없을 것이다. 부분적인 측정의 결과를 가지고 알고자 하는

전체를 추정할 수 있게 해주는 것이 통계이다.위의 예에서 측정한 데이터의 결과를 보면 평균:11.962 표준편차:0.012 이다.이 자료를 이용하여 정규분포 그래프를 그려보면

아래와 같다. 규격을 벗어나는 불량은 13.5%로 나타난다.물론 이것은 5개의 측정 데이터의 평균과 표준편차로 한 경우이다.Sample의 갯 수가 많아지면 평균과 표준편차 값이 바뀔 수도 있다. 위의 결과로부터 통계적인 추정으로서 13.53%의 불량이

발생할 수 있다는 것이다. 왜 이런 결과가 발생하는가? 문제는 개 개의 데이터가 규격 안에 들어가는가 아닌가가 문제가 아니라

전체의 산포가 어떻게 되느냐가 중요하다.위의 예제의 경우는 측정한 sample의 개 개의 데이터는 규격을 만족하고 있으나

평균값이 규격의 중심에서 벗어나 있고 그 산포가 너무 커서 측정 Sample 수를 많이 했을 때 13.53%가 불량으로 될 가능성이

있다는 것이다. 알고자 하는 대상의 평균과 표준편차를 정확하게 추정할 수 있다면 전체를 예측할 수 있다.

5개의 Sample은 규격 안에 있으므로 문제가 없지만 나머지 995개의 제품에 대해서는 과연 양호하다고 말할 수 없다. ”나머지는 측정을 해봐야 안다”는 식으로 하면 아무런 검사의 의미가 없을 것이다. 부분적인 측정의 결과를 가지고 알고자 하는

전체를 추정할 수 있게 해주는 것이 통계이다.위의 예에서 측정한 데이터의 결과를 보면 평균:11.962 표준편차:0.012 이다.이 자료를 이용하여 정규분포 그래프를 그려보면

아래와 같다. 규격을 벗어나는 불량은 13.5%로 나타난다.물론 이것은 5개의 측정 데이터의 평균과 표준편차로 한 경우이다.Sample의 갯 수가 많아지면 평균과 표준편차 값이 바뀔 수도 있다. 위의 결과로부터 통계적인 추정으로서 13.53%의 불량이

발생할 수 있다는 것이다. 왜 이런 결과가 발생하는가? 문제는 개 개의 데이터가 규격 안에 들어가는가 아닌가가 문제가 아니라

전체의 산포가 어떻게 되느냐가 중요하다.위의 예제의 경우는 측정한 sample의 개 개의 데이터는 규격을 만족하고 있으나

평균값이 규격의 중심에서 벗어나 있고 그 산포가 너무 커서 측정 Sample 수를 많이 했을 때 13.53%가 불량으로 될 가능성이

있다는 것이다. 알고자 하는 대상의 평균과 표준편차를 정확하게 추정할 수 있다면 전체를 예측할 수 있다.

53

105

어떤 목적성을 갖고 제작되거나 형성된 데이터의 집단은 그 특성을 갖게 되는데 그 집단의 특성을 나타내는 값이 평균값과

표준편차 이다.여기서 이야기하는 평균과 표준편차는 표본(Sample)의 그것이다.평균은 그 집단의 현재 위치를 말해주는 지표이다.그런데 평균은 동일하더라도 다른 여러 개의 집단이 있을 수 있다.

즉 아래의 그림에서 양쪽 모두 평균은 5.0이지만 왼쪽의 경우 표준편차는 0.05이고 오른쪽은 표준편차가 1.0이다.위와 같이 평균은 동일하더라도 표준편차에 따라서 그 집단의 특성이 매우 다르게 됨을 알 수 있다.

표준편차는 그 집단의 데이타의 분포를 나타내는 특성으로서 개 개의 데이터가 평균값으로부터 얼마나 떨어져 분포하고

있는가 (산포의 정도)를 나타내는 매우 중요한 값이다.

어떤 목적성을 갖고 제작되거나 형성된 데이터의 집단은 그 특성을 갖게 되는데 그 집단의 특성을 나타내는 값이 평균값과

표준편차 이다.여기서 이야기하는 평균과 표준편차는 표본(Sample)의 그것이다.평균은 그 집단의 현재 위치를 말해주는 지표이다.그런데 평균은 동일하더라도 다른 여러 개의 집단이 있을 수 있다.

즉 아래의 그림에서 양쪽 모두 평균은 5.0이지만 왼쪽의 경우 표준편차는 0.05이고 오른쪽은 표준편차가 1.0이다.위와 같이 평균은 동일하더라도 표준편차에 따라서 그 집단의 특성이 매우 다르게 됨을 알 수 있다.

표준편차는 그 집단의 데이타의 분포를 나타내는 특성으로서 개 개의 데이터가 평균값으로부터 얼마나 떨어져 분포하고

있는가 (산포의 정도)를 나타내는 매우 중요한 값이다.

2 01 51 05

7

6

5

4

3

2 01 51 05

평균(μa):5.0표준편차(σa) :0.05

평균 (μb):5.0표준편차(σb):1.0

A B

106

위의 데이터는 아래의 정규분포 그래프 형태로 표시된다. A의 경우는 산포가 적어 데이터가 평균값 부근에 분포하고 B의

경우 평균값은 A와 같으나 산포가 커서 데이터가 3에서 7이상

까지 분포되고 있음을 볼 수 있다.여기서 앞의 그림에서는 3이하 7이상의 값이 나타나고 있지

않으나 아래 정규분포 그림에서는 3이하 7이상의 데이터가

존재하는 것은 앞의 그림은 몇 개의 표본만을 가지고 나타낸

그림이고 아래의 경우는 표본의 갯 수가 무한히 많을 경우를

나타낸 것이다. 표본이 적을 경우는 3이하 7이상의 값이 나타

나지 않을 수 있으나 표본의 수를 늘리면 3이하 7이상의 값이

나올 수 있음을 보여주고 있다.

위의 데이터는 아래의 정규분포 그래프 형태로 표시된다. A의 경우는 산포가 적어 데이터가 평균값 부근에 분포하고 B의

경우 평균값은 A와 같으나 산포가 커서 데이터가 3에서 7이상

까지 분포되고 있음을 볼 수 있다.여기서 앞의 그림에서는 3이하 7이상의 값이 나타나고 있지

않으나 아래 정규분포 그림에서는 3이하 7이상의 데이터가

존재하는 것은 앞의 그림은 몇 개의 표본만을 가지고 나타낸

그림이고 아래의 경우는 표본의 갯 수가 무한히 많을 경우를

나타낸 것이다. 표본이 적을 경우는 3이하 7이상의 값이 나타

나지 않을 수 있으나 표본의 수를 늘리면 3이하 7이상의 값이

나올 수 있음을 보여주고 있다.

76543평균: μa=μb

표준편차σb:1.0

표준편차σa:0.05

정밀하나 정확하지 못함 : 평균조정 문제정밀하나 정확하지 못함 : 평균조정 문제

정확하나 정밀하지 못함 : 산포 조정 문제정확하나 정밀하지 못함 : 산포 조정 문제

데이타의 측정 결과는 다음과 같은 두가지의 문제로

귀착된다.최악의 경우 두가지가 복합되어 나타나는 경우

(평균조정 및 산포조정)도 있다.

데이타의 측정 결과는 다음과 같은 두가지의 문제로

귀착된다.최악의 경우 두가지가 복합되어 나타나는 경우

(평균조정 및 산포조정)도 있다.

54

107

표준편차의 수학적 표현표준편차의 수학적 표현따라서 각 편차를 제곱하여 합한 제곱 합(Sum of Square)의 평방근을 사용하면 "0"이 아닌 특성 값을 구할 수 있다.개 개의 값이 평균에서 얼마나 떨어져 있나를 나타내기

위해서는 S를 집단의 크기(N)로 나누면 된다.표본의 특성을 나타내기 위해서는 표본크기 n이 아닌

자유도 n-1로 나눈다. 이때 표본의 특성을 나타내는 이 값을 표준편차라고 한다.따라서 표준편차는 어떤 집단에서 임의로 어떤 데이터를

취했을 때 그 값이 평균값에서 얼마나 떨어져 분포 할 것

인가를 나타내는 특성 치가 되는 산포를 나타내는 값이다

따라서 각 편차를 제곱하여 합한 제곱 합(Sum of Square)의 평방근을 사용하면 "0"이 아닌 특성 값을 구할 수 있다.개 개의 값이 평균에서 얼마나 떨어져 있나를 나타내기

위해서는 S를 집단의 크기(N)로 나누면 된다.표본의 특성을 나타내기 위해서는 표본크기 n이 아닌

자유도 n-1로 나눈다. 이때 표본의 특성을 나타내는 이 값을 표준편차라고 한다.따라서 표준편차는 어떤 집단에서 임의로 어떤 데이터를

취했을 때 그 값이 평균값에서 얼마나 떨어져 분포 할 것

인가를 나타내는 특성 치가 되는 산포를 나타내는 값이다54321

7

6

5

4

3

평균=

x1

x2

x3

x4

x5

δ1

δ2

δ3

δ4

δ5 X

편차(δi)= Xi - X

평균치에서 각 측정값이 떨어진 정도를 나타냄

개개 편차를 합산하면”0”이 됨(평균보다 적은 값에 대한

편차 (δI)는 음의 값이 되고 큰 값은 양의 값이 됨.)

(Σ( Xi - )=ΣXi-Σ=n Xi - n =0 (즉, n Xi = n )

평균치에서 각 측정값이 떨어진 정도를 나타냄

개개 편차를 합산하면”0”이 됨(평균보다 적은 값에 대한

편차 (δI)는 음의 값이 되고 큰 값은 양의 값이 됨.)

(Σ( Xi - )=ΣXi-Σ=n Xi - n =0 (즉, n Xi = n )

X X

s = √X(Xi - )2 /n-1

XX

표준편차는 표본의 크기(갯 수)가 클수록 정확한 값이 되며

극단적으로 큰 경우에는 모집단의 표준편차와 같게 된다.

표준편차는 표본의 크기(갯 수)가 클수록 정확한 값이 되며

극단적으로 큰 경우에는 모집단의 표준편차와 같게 된다.

108

회로 정수 오차에 대한 Monte-Carlo 시뮬레이션을 위해서는 사용 component의 tolerance정보를 입력하여야 함.PSpice의 경우, 사용자에 의해 component 특성 편집이 가능한 library를 별도로 제공함.( Breakout.lib)Breakout lib에는 각종 수동소자와 반도체 소자의 모델이 있고 Tolerance를 입력할 수 있도록 Edit할 수 있는

라이브러리를 지원한다.

회로 정수 오차에 대한 Monte-Carlo 시뮬레이션을 위해서는 사용 component의 tolerance정보를 입력하여야 함.PSpice의 경우, 사용자에 의해 component 특성 편집이 가능한 library를 별도로 제공함.( Breakout.lib)Breakout lib에는 각종 수동소자와 반도체 소자의 모델이 있고 Tolerance를 입력할 수 있도록 Edit할 수 있는

라이브러리를 지원한다.

R 저항에 사용되는 ParameterR=1 : 저항치 비례상수

DEV=5% : 저항 오차

TC1=5e-4 : 선형 온도계수

TC2=0 : 2차 온도계수

R 저항에 사용되는 ParameterR=1 : 저항치 비례상수

DEV=5% : 저항 오차



))(2)(11( 2TnomTTCTnomTTCRvalue −+−+⋅⋅>=<저항치

여기서, Tnom : 기준온도 ( default:27’C)ANALYSIS SETUP의 OPTION에서 편집가능

T : 시뮬레이션 온도 ( default:27’C)ANALYSIS SETUP의TEMPERATURE에서 편집가능

여기서, Tnom : 기준온도 ( default:27’C)ANALYSIS SETUP의 OPTION에서 편집가능

T : 시뮬레이션 온도 ( default:27’C)ANALYSIS SETUP의TEMPERATURE에서 편집가능

Ex) resistor: Rbreakcapacitor: Cbreakinductor: LbreakDiode: Dbreak

Ex) resistor: Rbreakcapacitor: Cbreakinductor: LbreakDiode: Dbreak

저항 R4에 대해서 Monte Carlo 분석을 실행 하기 위해 Tolerance를 부여 한다. Edit하는 순서

아래 그림과 같이 편집 할 소자를 선택.(활성화) Capture Menu / Edit /PSpice Model 클릭 2번 실행 PSpice Model Editor가 Open 된다.

저항 R4에 대해서 Monte Carlo 분석을 실행 하기 위해 Tolerance를 부여 한다. Edit하는 순서

아래 그림과 같이 편집 할 소자를 선택.(활성화) Capture Menu / Edit /PSpice Model 클릭 2번 실행 PSpice Model Editor가 Open 된다.

Monte Carlo Exam1

55

109

PSpice Model Editor 편집 환경 ( 부품 선택 / Edit / PSpice Model 선택 후 편집)PSpice Model Editor 편집 환경 ( 부품 선택 / Edit / PSpice Model 선택 후 편집)

이와 같이 다른 소자들도 편집 이 가능하며, Rbreak란 이름은 Properties Editor에서 Implementation Name 으로 정의 되어

있다. 위 Model editor환경에서 Rbreak(Model name)을 임의의 이름으로 변경 후 Capture환경에서는 이 이름만 변경 할 경우 위의

모델 설정 내용을 따라가게 된다. 이 편집 된 라이브러리는 현제 작업 되고 있는 프로젝트에 프로젝트명.lib로 저장되며, Implementation name이 부여 된

상태이다.

이와 같이 다른 소자들도 편집 이 가능하며, Rbreak란 이름은 Properties Editor에서 Implementation Name 으로 정의 되어

있다. 위 Model editor환경에서 Rbreak(Model name)을 임의의 이름으로 변경 후 Capture환경에서는 이 이름만 변경 할 경우 위의

모델 설정 내용을 따라가게 된다. 이 편집 된 라이브러리는 현제 작업 되고 있는 프로젝트에 프로젝트명.lib로 저장되며, Implementation name이 부여 된

상태이다.

Passive Component Modeling

110

)211())(2)(11( 22 VVCVVCTnomTTCTnomTTCCvalue ⋅+⋅+⋅−+−+⋅⋅>=<용량콘덴서

))(2)(11)(211( 22 TnomTTCTnomTTCIILIILLvalueInductor −+−+⋅+⋅+⋅⋅>=<용량

Cbreak parameter VC1 : 선형 전압 계수

VC2 : 2차 전압계수

DEV=5% : Conductance 용량 오차



Cbreak parameter VC1 : 선형 전압 계수

VC2 : 2차 전압계수

DEV=5% : Conductance 용량 오차



Lbreak parameterDEV=5% : Inductance 용량 오차



IL1 : 선형 전류 계수

IL2 : 2차 전류계수

Lbreak parameterDEV=5% : Inductance 용량 오차



IL1 : 선형 전류 계수

IL2 : 2차 전류계수

Passive Device ParameterPassive Device Parameter

Capacitor Device ParameterCapacitor Device Parameter

Inductor Device ParameterInductor Device Parameter

56

111

Monte Carlo 해석에서는 실제 물리적인 부품들이 가지고 있는 허용오차로서 가상적으로 시뮬레이션을 실행 하여 허용오차로 하여금 출력에 대한 통계적인 데이터를 구할 수 있고, 실제 현장에서 사용될 때 어떤 특성 변화를 가지고 있을것인가를 예측하는 분석이다.

Monte Carlo 해석에서는 실제 물리적인 부품들이 가지고 있는 허용오차로서 가상적으로 시뮬레이션을 실행 하여 허용오차로 하여금 출력에 대한 통계적인 데이터를 구할 수 있고, 실제 현장에서 사용될 때 어떤 특성 변화를 가지고 있을것인가를 예측하는 분석이다.

Monte Carlo : Simulation Setting

Monte Carlo 혹은Worst-case/Sensitivity 해석의 사용여부를선택한다.

Monte Carlo 혹은Worst-case/Sensitivity 해석의 사용여부를선택한다.

Output Variable :해석할 출력변수를 입력한다.

Output Variable :해석할 출력변수를 입력한다.

Number of : 반복 수행

횟수를 입력한다. (Sample : 100, Report Data : 10000)

Number of : 반복 수행

횟수를 입력한다. (Sample : 100, Report Data : 10000)

Use : 사용할 통계

분포의 종류를

선택한다.(Guassian, UniformDistribution)

Use : 사용할 통계

분포의 종류를

선택한다.(Guassian, UniformDistribution)

Random Number :Random Number를 입력한다. (Seed Number)

Random Number :Random Number를 입력한다. (Seed Number)

Save data from : 다수실행 해석의 결과의

저장 방법 결정

Save data from : 다수실행 해석의 결과의

저장 방법 결정

112

limits apply to PSpice and Probe: Analog display in Probe 400 traces, or 2 times the number of sections, whichever is greaterDigital display in Probe 400 traces, or 2 times the number of sections, whichever is greaterSize of a .DAT file 2GBNumber of analog nodes that can be stored in a .DAT file 2**31 (~2,147K)Number of digital nodes that can be stored in a .DAT file 2**15 (~32K)Monte Carlo analysis 10,000 runs

limits apply to PSpice and Probe: Analog display in Probe 400 traces, or 2 times the number of sections, whichever is greaterDigital display in Probe 400 traces, or 2 times the number of sections, whichever is greaterSize of a .DAT file 2GBNumber of analog nodes that can be stored in a .DAT file 2**31 (~2,147K)Number of digital nodes that can be stored in a .DAT file 2**15 (~32K)Monte Carlo analysis 10,000 runs

Worst Case : Simulation Setting

Vary devices ~ : Tolerances의 종류를선택한다.

Vary devices ~ : Tolerances의 종류를선택한다.

Limit devices to : limit 값을 입력한다.Limit devices to : limit 값을 입력한다.

Save data from ~ : 다수 실행 해석에서 각 실행마다 데이터를 저장할 것인지 여부

Save data from ~ : 다수 실행 해석에서 각 실행마다 데이터를 저장할 것인지 여부

57

113

Monte Carlo Setting에 10번의 시뮬레이션 횟 수와 Uniform의 Distribution을 사용한 결과를 확인한다.

시뮬레이션 결과에서 보이듯이 사용된 저항의 오차의

범위에서 출력을 확인 할 수 있으며 Monte carlo Simulation에서 가장 중요한 평균치와 표준편차를 확인

할 수 있다.

앞에서 설명한 Parametric 분석 이 후 Performance 분석을

실행 한 기능을 그대로 이용 가능하며, 이를 이용 시

Histogram을 지원한다.

Monte Carlo Setting에 10번의 시뮬레이션 횟 수와 Uniform의 Distribution을 사용한 결과를 확인한다.

시뮬레이션 결과에서 보이듯이 사용된 저항의 오차의

범위에서 출력을 확인 할 수 있으며 Monte carlo Simulation에서 가장 중요한 평균치와 표준편차를 확인

할 수 있다.

앞에서 설명한 Parametric 분석 이 후 Performance 분석을

실행 한 기능을 그대로 이용 가능하며, 이를 이용 시

Histogram을 지원한다.

Monte Carlo 실행 횟 수 : 400 회 실행

Trace / Performance Analysis.. 클릭

Monte Carlo 실행 횟 수 : 400 회 실행

Trace / Performance Analysis.. 클릭

Monte Carlo Exam1 (Simulation Result)

114

Trace / Performance Analysis 실행

Goal Function을 이용하여 Histogram 출력 후 Mean 과 Sigma를 확인한다.

Trace / Performance Analysis 실행

Goal Function을 이용하여 Histogram 출력 후 Mean 과 Sigma를 확인한다.

평균 : 99.99142V표준편차 : 2.06289V

Monte Carlo Exam1 (Simulation Result)

58

115

ABM(The Analog Behavioral Modeling)은 전달함수 또는 하나의 lookup table에 관계된 전기적 성분을 수학적으로 다양하게

표현하는 등 실제 전기적인 소자를 이용하지 않고도, 회로에 대한 수학적인 모델들을 이용하여 동작 시킬 수 있다.ABM . Olb 에 여러 종류의 라이브러리를 지원 하며, limiter , 연산자 , 미 적분기, Filter, S영역에서의 Laplace(전달함수), Table형태의 데이터, 종속 전원를 표현 할 수 있는 라이브러리가 있다.

Analog behavioral parts : mathematical function & lookup table

Digital behavioral parts : functional and timing

- ABM library ; PSpice TemplateE^@REFDES %out 0 VALUE { LOG(V(%in)) }E^@REFDES ; standard. “ E” (E device); Voltage Controled Voltage source%in , %out ; input , output pinsVALUE { log(v(%in))} ; log 정의에 의한 E device 입력에 대한 출력 전압 expression.

ABM(The Analog Behavioral Modeling)은 전달함수 또는 하나의 lookup table에 관계된 전기적 성분을 수학적으로 다양하게

표현하는 등 실제 전기적인 소자를 이용하지 않고도, 회로에 대한 수학적인 모델들을 이용하여 동작 시킬 수 있다.ABM . Olb 에 여러 종류의 라이브러리를 지원 하며, limiter , 연산자 , 미 적분기, Filter, S영역에서의 Laplace(전달함수), Table형태의 데이터, 종속 전원를 표현 할 수 있는 라이브러리가 있다.

Analog behavioral parts : mathematical function & lookup table

Digital behavioral parts : functional and timing

- ABM library ; PSpice TemplateE^@REFDES %out 0 VALUE { LOG(V(%in)) }E^@REFDES ; standard. “ E” (E device); Voltage Controled Voltage source%in , %out ; input , output pinsVALUE { log(v(%in))} ; log 정의에 의한 E device 입력에 대한 출력 전압 expression.

E1

LOG(V(%IN+))EVALUE

OUT+OUT-

IN+IN-

ABM (Analog Behavior Modeling)

116

ABM (Expression)

59

117

ABM (Expression)

118

ABM (Expression)

60

119

ABM(The Analog Behavioral Modeling)은 전달함수 또는 하나의 lookup table에 관계된 전기적 성분을 다양하게 표현하는 등

실제 전기적인 소자를 이용하지 않고도, 회로에 대한 수학적인 모델들을 이용하여 Test를 할 수 있다.

ABM . Olb 에 여러 종류의 라이브러리를 지원 하며, limiter , 연산자 , 미 적분기, Filter, S영역에서의 Laplace(전달함수), Table형태의 데이터, 종속 전원를 표현 할 수 있는 라이브러리가 있다.

ABM(The Analog Behavioral Modeling)은 전달함수 또는 하나의 lookup table에 관계된 전기적 성분을 다양하게 표현하는 등

실제 전기적인 소자를 이용하지 않고도, 회로에 대한 수학적인 모델들을 이용하여 Test를 할 수 있다.

ABM . Olb 에 여러 종류의 라이브러리를 지원 하며, limiter , 연산자 , 미 적분기, Filter, S영역에서의 Laplace(전달함수), Table형태의 데이터, 종속 전원를 표현 할 수 있는 라이브러리가 있다.

위와 같이 EVALUE라는 전압제어 접압원을 사용하여 정류 회로를 표현 가능하다. ABM 라이브러리에는 수학적인 표현을 할 수 있도록 EXPR의 Column을 지원하며, 이것은 Probe Window의

Trace Expression과 같은 역할을 한다.ABS( ) ( )의 절대값

V(%IN+, %IN-) 전압제어 전압원의 고유 특성을 갖는 두 입력 핀의 전압 차를 표현.

위와 같이 EVALUE라는 전압제어 접압원을 사용하여 정류 회로를 표현 가능하다. ABM 라이브러리에는 수학적인 표현을 할 수 있도록 EXPR의 Column을 지원하며, 이것은 Probe Window의

Trace Expression과 같은 역할을 한다.ABS( ) ( )의 절대값

V(%IN+, %IN-) 전압제어 전압원의 고유 특성을 갖는 두 입력 핀의 전압 차를 표현.

ABM (Evalue)

120

아래의 예제는 회로 내의 Netalias로 선언된 Data도 Expr에서 표현이 가능하다. Expr의 표현 형식을 확인 후 Simulation으로 같은 결과를 확인 한다.

회로도 작성

Expr = ABS(V(vin))*gain으로 입력

시뮬레이션 설정

Tran. 0 2ms 0Run Simulation

아래의 예제는 회로 내의 Netalias로 선언된 Data도 Expr에서 표현이 가능하다. Expr의 표현 형식을 확인 후 Simulation으로 같은 결과를 확인 한다.

회로도 작성

Expr = ABS(V(vin))*gain으로 입력


Tran. 0 2ms 0Run Simulation

ABM (Evalue_Netalias)

61

121

아래의 예제에서 사용된 EFREQ에는 EXPR 이외에 TABLE이란 DATA를 선언할 수 있다.

Table의 기본 Format인 (0, 0, 0)는(Freq, DB의 크기/DC성분, 위상)으로 표현된다.예로 (5k, 0, -5760)은 5KHz일때 0db의 크기와

위상차는 기준이 0도에서 –5760느림을

의미한다.

회로 작성 후 시뮬레이션 실행.

아래의 예제에서 사용된 EFREQ에는 EXPR 이외에 TABLE이란 DATA를 선언할 수 있다.

Table의 기본 Format인 (0, 0, 0)는(Freq, DB의 크기/DC성분, 위상)으로 표현된다.예로 (5k, 0, -5760)은 5KHz일때 0db의 크기와

위상차는 기준이 0도에서 –5760느림을

의미한다.

회로 작성 후 시뮬레이션 실행.

Low Pass Filter의 특성을 모델링. 5kHz에서의

응답을 보면 0dB의 주파수 응답을 6kHz에서의

응답을 보면 –60dB의 응답을 볼 수 있다.

Low Pass Filter의 특성을 모델링. 5kHz에서의

응답을 보면 0dB의 주파수 응답을 6kHz에서의

응답을 보면 –60dB의 응답을 볼 수 있다.

ABM (Efreq)

122

Table(X,X1,Y1,X2,Y2…..) : X(node name)가 입력 X1일 경우 Y1을 출력

Ex) Table(V(in),v(in)>0,10,v(in)<0,-10) V(in)의 노드 전압이 +인 경우 10V을 출력 하고, -인 경우 –10V을 출력.

SDT(X) : Integral = S(X) DDT(X) : Derivative = D(X)

MIN(X,Y) : X와 Y의 값을 비교하여 출력으로 최소값을 출력

MAX(X,Y) : X와 Y의 값을 비교하여 출력으로 최대값을 출력

LIMIT(X,min,max) : if X < min , then min … if X > max , then max , else x

SGN(X) : ( if X > 0 +1 ), ( if X < 0 -1 ) , ( if X=0 0 )

STP(X) : if X > 0 1 , otherwise 0

IF(X,Y,Z) : X가 참이면, Y값을 출력 하고, 거짓이면, Z값을 출력.

종합적인 예, IF(i(V2)>0,TABLE(i(V2),30A,0.5, 100A,8.0),TABLE(i(V2), -100A,8.0, -30A,0.5))))*SDT(v(%in+, %in-))

Table(X,X1,Y1,X2,Y2…..) : X(node name)가 입력 X1일 경우 Y1을 출력

Ex) Table(V(in),v(in)>0,10,v(in)<0,-10) V(in)의 노드 전압이 +인 경우 10V을 출력 하고, -인 경우 –10V을 출력.

SDT(X) : Integral = S(X) DDT(X) : Derivative = D(X)

MIN(X,Y) : X와 Y의 값을 비교하여 출력으로 최소값을 출력

MAX(X,Y) : X와 Y의 값을 비교하여 출력으로 최대값을 출력

LIMIT(X,min,max) : if X < min , then min … if X > max , then max , else x

SGN(X) : ( if X > 0 +1 ), ( if X < 0 -1 ) , ( if X=0 0 )

STP(X) : if X > 0 1 , otherwise 0

IF(X,Y,Z) : X가 참이면, Y값을 출력 하고, 거짓이면, Z값을 출력.

종합적인 예, IF(i(V2)>0,TABLE(i(V2),30A,0.5, 100A,8.0),TABLE(i(V2), -100A,8.0, -30A,0.5))))*SDT(v(%in+, %in-))

ABM (Other Function)

62

123

때때로 기존의 PSpice model을 수정하는 것이 필요하다. 이것은 한 두개의 parameter를 변경하여 기존의 model과 비슷한

model을 만들 수 있고 MonteCarlo 혹은 Worst Case analysis 수행 하기위해 오차를 추가할 수 있다.

model을 수정하는 몇 가지 방법이 있다. 모든model libraries가 ASCII text files로 되어 있어서 text editor로 수정 할 수 있다. Schematics에서 model editor을 제공한다. 이 두 방법은 자동적으로 새로운 라이브러리 환경을 구성하고 파일이 중복되는 것을 막는다.

때때로 기존의 PSpice model을 수정하는 것이 필요하다. 이것은 한 두개의 parameter를 변경하여 기존의 model과 비슷한

model을 만들 수 있고 MonteCarlo 혹은 Worst Case analysis 수행 하기위해 오차를 추가할 수 있다.

model을 수정하는 몇 가지 방법이 있다. 모든model libraries가 ASCII text files로 되어 있어서 text editor로 수정 할 수 있다. Schematics에서 model editor을 제공한다. 이 두 방법은 자동적으로 새로운 라이브러리 환경을 구성하고 파일이 중복되는 것을 막는다.

R1

1k

D1D1N750

V10Vdc

0

V

1. 회로 구성 : VDC, R, AGND, D1N750심벌을 사용한다.

그림처럼 Voltage marker를 배치한다.


.DC V1 10V

3. Simulate 하고 Probe에서 결과를 본다.4-5V에서 클립 된

전압을 보게 된다.

4. D1N750 symbol을 클릭한다.

Edit/PSpice Model 선택 후View Model Editor을 시작한다.

1. 회로 구성 : VDC, R, AGND, D1N750심벌을 사용한다.

그림처럼 Voltage marker를 배치한다.


.DC V1 10V

3. Simulate 하고 Probe에서 결과를 본다.4-5V에서 클립 된

전압을 보게 된다.

4. D1N750 symbol을 클릭한다.

Edit/PSpice Model 선택 후View Model Editor을 시작한다.

Model Editor

124

D1D1N750

편집하고자 하는 부품 선택.Capture Menu / Edit / Pspice Model 클릭.Model Editor 실행.

Monte Carlo에서 저항에 오차를 입력하는 방법과 동일 함.

편집하고자 하는 부품 선택.Capture Menu / Edit / Pspice Model 클릭.Model Editor 실행.

Monte Carlo에서 저항에 오차를 입력하는 방법과 동일 함.

Model Editor에서 보이듯이 D1N750의 제너 전압은 BV에 의해 Set되어 있으며, BV는 Breakdown Voltage 이다. 원본의

D1N750의 BV는 4.7로 SET되어 있지만 이것을 8.0으로 변경 시 Models list란의 Attribute가 수정 됐음을 확인 할 수 있다.여기서 BV를 8.0으로 변경 후 저장 한다. 저장된 파일은 Capture에서 작업 중인 프로젝트에 저장 되며, 원본에 Save As 형식으로 저장된다.

Model Editor에서 보이듯이 D1N750의 제너 전압은 BV에 의해 Set되어 있으며, BV는 Breakdown Voltage 이다. 원본의

D1N750의 BV는 4.7로 SET되어 있지만 이것을 8.0으로 변경 시 Models list란의 Attribute가 수정 됐음을 확인 할 수 있다.여기서 BV를 8.0으로 변경 후 저장 한다. 저장된 파일은 Capture에서 작업 중인 프로젝트에 저장 되며, 원본에 Save As 형식으로 저장된다.

xxx.olb 파일xxx.olb 파일

Model Editor

.model D1N750 D(Is=880.5E-18 Rs=.25 Ikf=0 N=1 Xti=3 Eg=1.11 Cjo=175p M=.5516+ Vj=.75 Fc=.5 Isr=1.859n Nr=2 Bv=4.7 Ibv=20.245m Nbv=1.6989+ Ibvl=1.9556m Nbvl=14.976 Tbv1=-21.277u)* Motorola pid=1N750 case=DO-35* 89-9-18 gjg* Vz = 4.7 @ 20mA, Zz = 300 @ 1mA, Zz = 12.5 @ 5mA, Zz =2.6 @ 20mA

.model D1N750 D(Is=880.5E-18 Rs=.25 Ikf=0 N=1 Xti=3 Eg=1.11 Cjo=175p M=.5516+ Vj=.75 Fc=.5 Isr=1.859n Nr=2 Bv=4.7 Ibv=20.245m Nbv=1.6989+ Ibvl=1.9556m Nbvl=14.976 Tbv1=-21.277u)* Motorola pid=1N750 case=DO-35* 89-9-18 gjg* Vz = 4.7 @ 20mA, Zz = 300 @ 1mA, Zz = 12.5 @ 5mA, Zz =2.6 @ 20mA

xxx.Lib 파일xxx.Lib 파일

63

125

Subcircuit제작 법은 여러 가지 방법이 있다. 결과적으로 ASCII의 format으로 이루어진 lib 파일을 제작하는 것이 목적이며,이전 단원에서 사용한 Model Editor에서는 Capture에서 사용되는 Olb파일을 자체적으로 생성 시켜 준다.Lib 파일을 만드는 방법에는 반도체 벤더 Web page에 Open된 라이브러리를 개인 pc로 불러 들이는 방법과 작업 중

Schematic을 lib format으로 제작 하는 방법이 있다.두 번째 언급한 Schematic을 lib format으로 제작하는 방법에는 Capture에서 지원되는 Create Netlist를 이용 할 수 있으며, Hierarchy형식 및 Subcircuit형식을 이용 가능하다.일반 .model 형식과 구분 되는 것은 Capture에서 사용되는 심벌을 지원하지는 않으며, Subckt format이 아래와 같이 차이가

있다. <format을 이해 하고, Capture에서 netlist생성 시 필요한 Subckt 핀을 자체 생성 해 주어야 함.

Subcircuit제작 법은 여러 가지 방법이 있다. 결과적으로 ASCII의 format으로 이루어진 lib 파일을 제작하는 것이 목적이며,이전 단원에서 사용한 Model Editor에서는 Capture에서 사용되는 Olb파일을 자체적으로 생성 시켜 준다.Lib 파일을 만드는 방법에는 반도체 벤더 Web page에 Open된 라이브러리를 개인 pc로 불러 들이는 방법과 작업 중

Schematic을 lib format으로 제작 하는 방법이 있다.두 번째 언급한 Schematic을 lib format으로 제작하는 방법에는 Capture에서 지원되는 Create Netlist를 이용 할 수 있으며, Hierarchy형식 및 Subcircuit형식을 이용 가능하다.일반 .model 형식과 구분 되는 것은 Capture에서 사용되는 심벌을 지원하지는 않으며, Subckt format이 아래와 같이 차이가

있다. <format을 이해 하고, Capture에서 netlist생성 시 필요한 Subckt 핀을 자체 생성 해 주어야 함.

* connections: non-inverting input* | inverting input* | | positive power supply* | | | negative power supply* | | | | output* | | | | |.subckt LF411 1 2 3 4 5~~~ ~vln 0 92 dc 25.model jx NJF(Is=12.50E-12 Beta=743.3E-6 Vto=-1).ends

* connections: non-inverting input* | inverting input* | | positive power supply* | | | negative power supply* | | | | output* | | | | |.subckt LF411 1 2 3 4 5~~~ ~vln 0 92 dc 25.model jx NJF(Is=12.50E-12 Beta=743.3E-6 Vto=-1).ends

Subcircuit Format

* Subckt model format. Subcircuit <<subckt name>> <<pin name>>Schematic netlist….…. (Subckt 회로 구성도). Model ……. (사용된 Model 정의). Ends (명령 종류)

* Subckt model format. Subcircuit <<subckt name>> <<pin name>>Schematic netlist….…. (Subckt 회로 구성도). Model ……. (사용된 Model 정의). Ends (명령 종류)

U1

LF411

+3

-2

V+7

V-4

OUT 6

B1 1

B2 5

126

Spice Model Down load Sitehttp://www.PSpice.com (PSpice Community Site) : PSpice Vender site linkhttp://www.spice-club.com (Spice model & vender site link & Spice Application note down)http://www.aboutspice.com (spice site …etc)All semiconductor manufacture companySpice Model 다운 받은 후 Capture library 제작 방법.1. down 받은 파일 형식은 *.lib or *.mod or *.txt 2. Model editor 실행 하여 다운 받은 파일 Open

( lib파의 형식이 아닌 경우 Open 후 Save as하여 lib파일형식으로 저장한다. )3. Model editor / file menu / Create Capture part.

Spice Model Down load Sitehttp://www.PSpice.com (PSpice Community Site) : PSpice Vender site linkhttp://www.spice-club.com (Spice model & vender site link & Spice Application note down)http://www.aboutspice.com (spice site …etc)All semiconductor manufacture companySpice Model 다운 받은 후 Capture library 제작 방법.1. down 받은 파일 형식은 *.lib or *.mod or *.txt 2. Model editor 실행 하여 다운 받은 파일 Open

( lib파의 형식이 아닌 경우 Open 후 Save as하여 lib파일형식으로 저장한다. )3. Model editor / file menu / Create Capture part.

Create parts for library의 대화창은 다운 받은

lib파일의 형식을 Capture에서 사용할 수 있도록

Capture용 라이브러리를 자동 생성해 주는

기능이며, 앞 절에서 설명한 Capture에서

사용되는 각종 속성들을 자동생성 해 준다.

Create parts for library의 대화창은 다운 받은

lib파일의 형식을 Capture에서 사용할 수 있도록

Capture용 라이브러리를 자동 생성해 주는

기능이며, 앞 절에서 설명한 Capture에서

사용되는 각종 속성들을 자동생성 해 준다.

Vendor Model

다운 받은 Lib 파일 불러 오기다운 받은 Lib 파일 불러 오기

생성 후 저장 할 Olb 파일 위치 지정생성 후 저장 할 Olb 파일 위치 지정

64

127

디지털 논리 회로 : NAND / NOR

S1DSTM1COMMAND1 = 0s 0

COMMAND2 = 10ms 1COMMAND3 = 20ms 0COMMAND4 = 30ms 1COMMAND5 = 40ms 0COMMAND6 = 50ms 1


COMMAND2 = 20ms 1COMMAND3 = 40ms 0COMMAND4 = 60ms 1

NAND_OUT

NAND_A

NAND_B

U3A

74LS00

1

23





U4A

74LS02

23 1 NOR_OUT

NOR_A

NOR_B

V

V

V

V

V

V

NAND / NOR 디지털 논리 회로NAND / NOR 디지털 논리 회로

Time Time

0s 20ms 40ms 60ms

NAND_A NAND_B NAND_OUT NOR_A NOR_B NOR_OUT

입력원 : Stim1 / Source.olb74ls00 , 74ls02출력 Port : Place / hierarchical port

. Tran 60ms

입력원 : Stim1 / Source.olb74ls00 , 74ls02출력 Port : Place / hierarchical port

. Tran 60ms

128

디지털 논리 회로 : 반 가산기 / 전 가산기

반 가산기 / 전 가산기반 가산기 / 전 가산기

U1A

7486

12 3

U2B

74LS08

4

56





IN1

CARRY

SUM


COMMAND2 = 40ms 1COMMAND3 = 80ms 0

U1B

7486

45 6

U2A

74LS08

1

23

U2C

74LS08

9

108

IN3

IN2

V

V

V

V

V

65

129

디지털 논리 회로 : EX-OR

EX - OREX - OR





IN1

Y

U3A

74041 2

U4A

7408

1

23

U5A

74041 2

U6A

7408

1

23

U7A

7432

12 3IN2

V

VV

U8A

7486

12 3

IN1

IN2

130

TTL 인버터 회로

TTL 인버터 회로TTL 인버터 회로

q2n3904Q1

DbreakD1

INPUT

OUTPUT

q2n3904

Q2

q2n3904Q3

q2n3904

Q4

DbreakD2

R13.6k

R21.6k

R3115

R41k

0

+VCC

V15V

0

+VCC INPUT

V2

TD = 0

TF = 1uPW = 2mPER = 4m

V1 = 0

TR = 1u

V2 = 5

0

V

V

66

131

CMOS 인버터 회로

CMOS 인버터 회로CMOS 인버터 회로

Input_1

+VDD_14

Output_2

0

DbreakD1

DbreakD2

Input_1

+VDD_14

V15V

0

V2 TD = 0

TF = 1uPW = 2mPER = 4m

V1 = 0

TR = 1u

V2 = 5

0M11

MbreakN

M12

MbreakP

132

미분, 적분회로

미 적분 회로미 적분 회로

67

133

RLC Conductance & Impedance

RLC Conductance / ImpedanceRLC Conductance / Impedance

134

3 Phase AC Source

3 Phase AC Source3 Phase AC Source

68

135

삼각파 / 펄스파 Generation

삼각파 / 펄스파 Generation삼각파 / 펄스파 Generation

136

최대 전력 전달

최대 전력 전달최대 전력 전달

69

137

다이오드 온도 및 포화 전류 특성

다이오드 온도 및 포화 전류 특성다이오드 온도 및 포화 전류 특성

138

퓨리에 특성

퓨리에 특성퓨리에 특성

70

139

N배 반전기

N 배 반전기N 배 반전기

140

Biased Positive limiter

Biased Positive limiterBiased Positive limiter

71

141

Sample and Hold circuit

Sample and Hold circuitSample and Hold circuit

142

트랜지스터로 구동 되는 발광 다이오드

트랜지스터로 구동 되는 발광 다이오드트랜지스터로 구동 되는 발광 다이오드

72

143

반파 정류 회로

반파 정류 회로반파 정류 회로

144

BJT를 이용한 정 전압 회로

BJT를 이용한 정 전압 회로BJT를 이용한 정 전압 회로

73

145

정상 상태 발진 회로 시뮬레이션

정상 상태 발진 회로 시뮬레이션정상 상태 발진 회로 시뮬레이션

146

변 복조 회로

변 복조 회로변 복조 회로

74

147

트랜지스터로 구동 되는 LED 다이오드

트랜지스터로 구동 되는 발광 다이오드트랜지스터로 구동 되는 발광 다이오드

148

반파 정류회로

반파 정류회로반파 정류회로

75

149

Op-Amp : Pd

150

퓨리에 특성

76

151

Chopper

152

C & CL 필터를 이용한 블릿지 정류회로

C 필터를 이용한 브릿지 정류회로 .Tran 0 20m 0C 필터를 이용한 브릿지 정류회로 .Tran 0 20m 0

CL 필터를 이용한 브릿지 정류회로 .Tran 0 20m 0CL 필터를 이용한 브릿지 정류회로 .Tran 0 20m 0

Subcircuit CreateSubcircuitSubcircuit CreateCreate

77

153

Subcircuit Create

154

회로도 디자인회로도 디자인

CaptureCapture

Capture CISCapture CIS

A/D SimulationA/D Simulation

Advanced AnalysisAdvanced Analysis

PSpice A/DPSpice A/D

PCB 디자인PCB 디자인

Layout (EE)Layout (EE)

Layout PlusLayout Plus

자동배선자동배선

SPECCTRASPECCTRA

PSpicePSpice SPECCTRA QuestSignal Explorer

SPECCTRA QuestSignal Explorer

AllegroAllegro

회로도 디자인 &부품정보 관리, 등록회로도 디자인 &부품정보 관리, 등록

아날로그 & 혼합회로시뮬레이션

아날로그 & 혼합회로시뮬레이션

High-Speed Rule & SI 분석

High-Speed Rule & SI 분석

PCB 디자인 &제조출력 / 검증PCB 디자인 &제조출력 / 검증

PCB SimulationPCB Simulation부품정보관리부품정보관리

Sca

lab

ilit

yS

cala

bil

ity

Cadence Product FamilyCadence Product Family

Documents

Cadence Pspice Training Guide (Korean)