MAPAS DE KARNAUGH LATCH CON COMPUERTAS
MAPAS DE KARNAUGHLATCH CON COMPUERTAS
Adriana Chvez de la CruzSilvia Julieth Hernndez Gmez
DEFINICIN
LosMapas de Karnaughtson una herramientamuy utilizada para la
simplificacin decircuitos lgicos.
Cuando se tiene unafuncin lgica con sutabla de verdady se desea
implementar esa funcin de la manera ms econmica posible se utiliza
este mtodo.
Con 2 variables A y B se pueden tener 4 TrminosLa Factorizacin
se efecta cuando solo cambia una variable entre dos trminos y esta
variable se elimina
Cada termino de dos variables tiene dos posibilidades de
factorizacin
REGLAS PARA EL USO DEL MAPA K
1.- Formar el menor numero de grupos2.- Cada grupo lo mas grande
posible3.- Todos los unos debern de ser agrupadosUn solo uno puede
formar un grupoCasillas de un grupo pueden formar parte de otro
grupoGrupo = Unos adyacentes enlazados (paralelogramos) en una
cantidad igual a una potencia entera de dos eje. (1, 2, 4, 8,).
4
MAPA K PARA 2 VARIABLES
MAPA K PARA 2 VARIABLES
COMO LLENAR EL MAPA K PARA 2 VARIABLES
1
011
COMO RESOLVER MAPA K PARA 2 VARIABLES
F1(A,B)= A1+ B0
MAPA K PARA 3 VARIABLES
Con 3 Variables se tienen 8 trminos y cada termino tiene 3
posibilidades de factorizacin
Mapa K PARA 3 VARIABLES
MAPA K PARA 3 VARIABLES
MAPA K PARA 4 VARIABLES
Con 4 Variables se tienen 16 trminos y cada termino tiene 4
posibilidades de factorizacin
MAPA K PARA 4 VARIABLES
MAPA K PARA 4 VARIABLES
MAPA K PARA 5 VARIABLESCon 5 Variables se tienen 32 trminos y
cada termino tiene 5 posibilidades de factorizacin
POSIBLES COMBINACIONES PARA UN MAPA K DE 5 VARIABLES
MAPA K PARA 6 VARIABLES
Con 6 Variables se tienen 64 trminos y cada termino tiene 6
posibilidades de factorizacin
POSIBLES COMBINACIONES PARA UN MAPA K DE 6 VARIABLES
LATCH CON COMPUERTAS NOR
NOR
Es la negacin de la operacin ORAB(A+B)001010100110
El latch es un circuito lgico que puede almacenar un valor
booleano o 1 bit
LATCH CON COMPUERTAS NOR0100
NO CAMBIAN
LATCH CON COMPUERTAS NOR1000ESTABILIDAD
LATCH CON COMPUERTAS NOR
1010
10
0
LATCH CON COMPUERTAS NOR010101011100Q = Q
LATCH CON COMPUERTAS NAND
NAND
Es la negacin de la operacin ANDAB(A+B)001011101110
Latch con compuertas NAND
Las dos compuertas NAND estn acopladas entre si de manera que la
salida de la compuerta NAND1 esta conectada a una de las entradas
de la compuerta NAND2 y viceversa. Las salidas de la compuerta
denominadas Q y Q respectivamente son las salidas del latch.
ESTABLECIMIENTO DEL LATCH
Cuando set se pulsa a bajo en el tiempo t0 Q pasara a alto y
este estado forzara a Q a pasar a estado bajo, de manera que ahora
NAND1 tiene dos entradas bajas. As, cuando set retorna al estado 1
en el tiempo t1 la salida del NAND1 permanece en alto, lo que a su
vez mantiene la salida del NAND2 en estado bajo.
ESTABLECIMIENTO DEL LATCH
Tambin nos podemos encontrar donde Q=1 y Q=0 antes de la
aplicacin del pulso set, debido a que Q=0 ya conserva la salida de
NAND1 en estado alto, el pulso de bajo en set no cambiaria en
absoluto. As cuando set retorne a alto, las salidas del latch aun
estn en el estado Q=1 y Q=0.Esta operacin se llama establecimiento
del latch.
RESTABLECIMIENTO DEL LATCH
Consideremos lo que sucede cuando se pulsa en la entrada clear
un pulso bajo mientras set se mantiene en alto. La figura muestra
lo que sucede cuando Q=0 y Q=1 antes de la aplicacin del pulso.
Debido a que Q=0 ya esta manteniendo la salida de NAND2 en alto, el
pulso bajo en clear no tendr ningn efecto. Cuando clear retorna al
estado alto las salidas del latch aun son Q=0 y Q=1.
RESTABLECIMIENTO DEL LATCH
Ahora encontramos la situacin en donde Q=1 antes del evento del
pulso del clear. Cuando clear se pulsa bajo Q pasara a alto, y ese
estado alto forzara a que Q pase a bajo, de manera que ahora NAND2
tiene dos entradas en bajo. As, cuando clear retorne a alto la
salida de NAND2 permanece en alto, lo que a su vez mantiene la
salida de NAND1 en bajo. Esta operacin se llama borrado o
restablecimiento del latch.
GraciasGraciasGracias
