MC68HC08 系列单片机

时钟发生模块及锁相环频率合成器

Tsinghua Motorola

MCU&DSP Application Center

2002.1

时钟发生模块特点：

引入锁相环频率合成器

降低了外接晶振的频率

输出频率可以软件编程，提高了灵活性

时钟发生模块结构示意图

时钟选择电路 选择系统时钟的来源

晶振电路：为系统集成模块和 A/D 转换器等提供时钟为锁相环频率合成器提供参考信号 锁相环频率合成器通过频率合成技术产生系统需要的时钟信号

经环路滤波器滤波（也可能包括放大），滤除 高频分量后，成为压控振荡器的控制电压 。

)(tvd

PLL 基本原理：

鉴相器的输出信号 是输入信号 和压控振荡器输出信号 之间相位差的函数。

在 的作用下，压控振荡器输出信号的频率将发生相应变化并反馈到鉴相器。最后进入稳定状态。

)(tvd )(tvi)(tvo

)(tvP)(tvP

三个基本部件组成：鉴相器，环路滤波器和压控振荡器。

鉴相器 （ PD ） 常用的鉴相器有以下几类：数字鉴相器、模拟相乘

器、抽样鉴相器和鉴频鉴相器等。

)]()([)( ttftv oid

式中， 为输入信号 的瞬时相位；)(tvo

)(ti )(tvi)(to 为压控振荡器输出信号 的瞬时相位。

环路滤波器 （ LF ）

锁相环路中的滤波器是线性低通滤波器，它主要有两个功能：第一，滤除误差信号中的高频分量；第二，为锁相环路提供一个短期的记忆，如果系统由于瞬时噪声而失锁，可确保锁相环路迅速重新捕获信号。 环路滤波器由线性元件，电阻、电容和运算放大器组成。环路滤波器采用的电路结构不同时，传递函数的阶数不同。锁相环路中，通常采用一阶滤波器电路。有时需要较强地抑制鉴相器输出中的交流分量时，也采用高阶滤波电路。

压控振荡器 (VCO)

在 PLL 中，压控振荡器是在外加控制电压 的作用下，输出信号频率按一定规律变化的振荡电路。

)(tvP

压控振荡器的一般特性如下图 所示。它的振荡频率与控制电压的关系可表示为：

)]([)( 0 tvgt Poo

Pv

o

0

0o

式中， 称压控振荡器的中心角频率或自由振荡频率，即控制电压 = 0 时的振荡频率。

0o

Pv

表示频率随电压变化的函数关系。

][g

( 单环）锁相环频率合成器结构图

当系统达到稳定状态（锁定）后，各信号满足如下关系：

ƒo = N • ƒf = N • ƒr

时钟发生模块系统结构

图

时钟发生电路的外部连接图

时钟发生电路的外部引脚

晶振电路结构图

时钟发生模块的晶振电路

PLL 电路模块图

PLL 电路的获取模式和跟踪模式 获取模式：适用于 PLL 电路的启动过程的不稳定状

态，或当有强烈的噪声， VCO 电路严重偏离了工作频率的情况下 。

跟踪模式：适用于 VCO 电路的稳定状态，仅对输出信号频率做小范围的调整，此时电路响应速度最快，可以对相位变化快速响应，但同时噪声容限也降低了。

一般用户可以设置自动模式，此时系统自动选择工作模式。

时钟发生模块的寄存器（ 1 ）

与时钟发生模块相关的有以下寄存器：

•PLL 控制寄存器 PCTL•PLL 带宽控制寄存器 PBWC•PLL 反馈分频高字节寄存器 PMSH•PLL 反馈分频低字节寄存器 PMSL•PLL VCO 范围选择寄存器 PMRS•PLL 预分频因子寄存器 PMDS

时钟发生模块的寄存器（ 2 ）PLL 控制寄存器 PCTL

PLL 带宽控制寄存器 PBWC

时钟发生模块的寄存器（ 3 ）PLL 反馈分频高字节寄存器（ PMSH ）

PLL 反馈分频低字节寄存器（ PMSL ）

时钟发生模块的寄存器（ 3 ）PLL VCO 范围选择寄存器（ PMRS ）

PLL 预考分频因子寄存器（ PMDS ）

PLL 电路参数计算ƒVCLK=(2p×N/R)× ƒRCLK

ƒBUS ＝ ƒVCLK/4

ƒVRS = （ L×2E ） ƒNOM 其中 E 的取值如下：

程序中的操作步骤：

1. 在 PLL 控制寄存器 PCTL 的 PRE 位中，设定分频因子 P

2. 在 PLL 控制寄存器 PCTL 的 VPR 位中，设定压控振

荡器指数因子 E

3. 在 PLL 反馈分频寄存器 PMSL 和 PMSH 中，设定 N

4. 在 PLL VCO 范围选择寄存器 PMRS 中，设定参数 L

5. 在预分频因子寄存器 PMDS 中设定预分频因子 R 。

总线频率与参数值表

PLL 实际应用举例

要求：通过软件编程，将系统 PLL 初始化为 2.4576MHz

条件：外接晶振的频率为 32.768kHz

定义头文件（相关寄存器的定义）

PCTL EQU $0036B_PLLON EQU 5B_BCS EQU 4PBWC EQU $0037B_AUTO EQU 7B_LOCK EQU 6PMSH EQU $0038PMSL EQU $0039PMRS EQU $003aPMDS EQU $003b

主要程序代码MIRR_PMSH dB $01MIRR_PMSL dB $2cMIRR_PMRS dB $80MIRR_PMDS dB $01

CLR PCTL ；设置 PCTL ，关闭中断MOV #$01 ， PCTL ；设置 P ＝ 0 E ＝ 1LDA MIRR_PMSH ；设置反馈分频器高位（参数 N ）STA PMSHLDA MIRR_PMSL ； ；设置反馈分频器低位（参数 N ）STA PMSLLDA MIRR_PMRS ；设定 L 参数STA PMRSLDA MIRR_PMDS ；设定 R 参数STA PMDSBSET B_PLLON ， PCTL ；启动 VCO 时钟BSET B_AUTO ， PBWC ；设置工作模式自动BRCLR B_LOCK,PBWC,* ；等待 PLL 稳定BSET B_BCS ， PCTL ；选择 PLL 信号为系统时钟源

谢谢大家！