(19) 민 특허청(KR)(12) 공개특허공보(A)

(11) 공개 10-2016-0002109

(43) 공개 2016 01월07

(51) 특허 (Int. Cl.)

G06F 12/02 (2006.01)(21) 원 10-2014-0080942

(22) 원 2014 06월30

심사청 2014 06월30

(71) 원

균 산 단

경 도 수원시 2066, 균내 (천천동)

(72)

신동

울특별시 강남 221, 103동 705 (도곡동, 도곡 슬 트)

강 지

경 도 수원시 산 205, 304 (동)

(74) 리

특허 엠에 에스

체 청 수 : 12

(54) 칭 순 드 링 시스 블 그룹 단 링 치

(57)

본 실시 에 컴퓨 치는 순 드 링 지원 는 시스 운 는 그램 탑

재 리 리에 그램 운 는 포 , 는 그램 실 에

라, 리에 는 에 fsync 시스 생 , 상 포 트랜잭 복 체에

과 연 블 그룹 단 트랜잭 후, 트랜잭 리 역에 고, 리

역에 트랜잭 링 수 수 다.

도 - 도2

공개특허 10-2016-0002109

- 1 -

지원 가연 개 사업

과 고 1345199746

처 미래창 과

연 리 연 재단

연 사업 차 보·컴퓨 술개

연 과 운 체 랫폼 술

여 1/1

주 울

연 간 2013.07.01 ~ 2014.06.30

공개특허 10-2016-0002109

- 2 -

청

청 1

컴퓨 치에 어 ,

순 드 링 지원 는 시스 운 는 그램 탑재 리

상 리에 그램 운 는 포 ,

상 는 상 그램 실 에 라, 상 리에 는 에 fsync 시스 생

, 상 포 트랜잭 복 체에 상 과 연 블 그룹 단 트랜잭 후,

상 트랜잭 상 리 역에 고, 상 리 역에 상 트랜잭 링

수 는,

컴퓨 치.

청 2

1 에 어 ,

상 블 그룹 단 트랜잭 ,

상 블 에 포 나 상 상 블 에 타 포 ,

상 는 상 그램 실 에 라, 상 트랜잭 에 포 상 역에 고,

상 트랜잭 에 포 타 상 역에 는,

컴퓨 치.

청 3

1 에 어 ,

상 는 상 그램 실 에 라, 상 트랜잭 링 수 후, 상 트랜잭 복 체

에 상 트랜잭 삭 는,

컴퓨 치.

청 4

1 에 어 ,

상 리는 상 역 그룹 스크립 블 는 포 고,

상 는 상 그램 실 에 라, fsync 시스 생 , 상 역 그룹 스크

립 블 상 에 복사 고, 상 에 복사 그룹 스크립 블 여 상 블 그룹

에 업 트 수 고, 상 트랜잭 링 수 , 상 그룹 스크립 블

여 상 역 그룹 스크립 블 업 트 는,

컴퓨 치.

청 5

1 에 어 ,

상 리 트랜잭 복 체는 상 역 블 에 치 1 2 포 고,

상 는 상 그램 실 에 라, 상 1 에 fsync 시스 생 , 상 트랜

잭 복 체에 상 1 상 1 과 연 1블 그룹 단 트랜잭 고, 상 1

공개특허 10-2016-0002109

- 3 -

상 리 역 1블 그룹에 고, 상 리 역에 상 1블 그룹

단 트랜잭 링 수 고, 상 트랜잭 복 체에 상 1블 그룹단 트랜잭 삭

는,

컴퓨 치.

청 6

5 에 어 ,

상 는 상 그램에 라,

상 시스 여 상 트랜잭 복 체에 링 수 , 상 2 상

역 2블 그룹에 고,

상 역에 상 트랜잭 복 체 링 수 는,

컴퓨 치.

청 7

시스 순 드 링 에 어 ,

리에 는 에 fsync 시스 생 는 단계;

상 fsync 시스 에 라, 상 포 트랜잭 복 체에 상 과 연 블 그룹 단

트랜잭 는 단계;

상 트랜잭 상 리 역에 는 단계;

상 리 역에 상 트랜잭 링 수 는 단계; 포 는,

순 드 링 .

청 8

7 에 어 ,

상 과 연 블 그룹 단 트랜잭 , 상 블 에 포 나 상 상

블 에 타 포 고,

상 트랜잭 상 리 역에 는 단계는, 상 트랜잭 에 포 고,

상 리 역에 상 트랜잭 링 수 는 단계는, 상 트랜잭 에 포 타

는,

순 드 링 .

청 9

7 에 어 ,

상 트랜잭 링 수 후, 상 트랜잭 상 트랜잭 복 체에 삭 는 단계 포

는,

순 드 링 .

청 10

7 에 어 ,

상 리에 는 에 fsync 시스 생 는 단계는,

상 리 에 상 역 그룹 스크립 블 복사 는 단계 포 고,

상 리 역에 상 트랜잭 링 수 는 단계는,

공개특허 10-2016-0002109

- 4 -

상 에 복사 그룹 스크립 블 여 상 블 그룹에 업 트 수 는 단계;

상 그룹 스크립 블 여 상 역 그룹 스크립 블 업 트 는 단

계; 포 는,

순 드 링 .

청 11

7 에 어 ,

시스 순 드 링 상 역 블 에 치 1 2 포

는 트랜잭 복 체에 여, 1 에 fsync 시스 생 , 상 fsync 시스 에

라, 트랜잭 복 체에 상 1 상 1 과 연 1블 그룹 단 트랜잭 고,

상 1블 그룹 단 트랜잭 리 역에 고, 상 리 역에 상 트랜

잭 링 수 고, 상 트랜잭 복 체에 1블 그룹 단 트랜잭 삭 는,

순 드 링 .

청 12

11 에 어 ,

시스 순 드 링 트랜잭 복 체에 링 수 는 단계 포 고,

상 트랜잭 복 체에 여 링 수 는 단계는, 상 2 상 역 2 블 그룹

에 고,

상 리 역에 상 트랜잭 복 체 링 수 는,

순 드 링 .

술

본 순 드 링 시스 블 그룹 단 링 치에 것 다.[0001]

경 술

스크 톱, 트 , 스마트 폰 태블릿 PC 등 컴퓨 치 운 체 는 치에 근 여 고 쓰[0002]

여 시스 (file system) 사 다. 근 많 컴퓨 치에 는 시스

EXT4(extended file system 4) 다. EXT4는 과 지 보 는 링(journaling)

시스 다. 링 시스 또는 원 등 생 여 갑 스럽게 시스 료 었 ,

시스 빠 게 복 수 는 다. EXT4는 링 수 여 주 치

그(journal log) 치 미리 역 역(journal area)에 다.

EXT4 링 쓰 드(write-back mode), 순 드(ordered mode), 드(data mode)가[0003]

다. 순 드는 EXT4 링 본 , 시스 지 여 업 트가

든 가 후 타 (meta-data)만 역에 다.

링 수 , 가 시간 그라운드에 실 는 스 드(journal[0004]

thread) 에 에 답시간(response time) 큰 지 는다. 그러나 fsync 시스

그라운드 실 지 므 fsync 시스 시 링 답시간 가 다.

Fsync 시스 리눅스 시스 수(system call function) 사 가 지 변경 내[0005]

치에 실 었는지 보 것 다. EXT4에 fsync 시스 링 스 드

여 트랜잭 복 체 수 든 타 역에 다. , 트랜잭 복 체는

시스 업 트 것 다. EXT4는 연산 생 , 나 트랜잭 (transaction) 단

링 수 는 신, 트랜잭 복 체 단 링 수 다. 트랜잭 복 체는 fsync 시스 에 포

지 포 수도 다. 만 , 청 지 변경 많 경우, fsync 시스

공개특허 10-2016-0002109

- 5 -

수 시간 가 수 다.

러 결 다 과 같다.[0006]

등 특허공보 0981064 ( 칭: " 링 시스 트웨어 드에 [0007]

지 ") 리 에 트랜잭 스크립 블 과 블 , 타 블 등 여 보

업 트 는 링 에 개시 고 다. 역 복수 블 그룹 나

누고, 각각 블 여 링 수 다. 에 생 는 블 순차 링 과 에 캐

시에 과 동시에 스크에 다. 그러나 에 생 는 블 순차

링 과 에 캐시에 과 동시에 치에 여 는 것 므 , 에 처리 는 타

지 다. 그러므 fsync 시스 수 시 시간 감 지 는다.

공개특허공보 2005-0052016 ( 칭: " 시스 타 복 과 복 [0008]

치") 트랜잭 단 타 변경 고, 변경 타 그 역 그 단

는 개시 고 다. 타 그 여 에 재 타 변경 여

고, 변경 경우 스크 다. 그러나, 트랜잭 단 링 수 므 ,

fsync 시스 수 시 에 라 수 시간 가 는 결 수 없다.

등 특허공보 0453228 ( 칭: "공 스크 시스 링 복 ") 타 [0009]

그 여 에 재 타 변경 여 고 변경 경우 치 는

개시 고 다. 역시 트랜잭 단 링 수 므 , fsync 시스 수 시

에 라 수 시간 가 수 다.

내

결 는 과

본 술 래 술 결 것 , 본 실시 는 순 드 링 지원 는 [0010]

시스 블 그룹 단 링 치 공 는 그 다.

다만, 본 실시 가 루고 는 술 과 는 상 같 술 과 지 , 또 다 [0011]

술 과 들 재 수 다.

과 결 수단

본 술 래 술 결 것 , 본 실시 에 컴퓨 치는 순[0012]

드 링 지원 는 시스 운 는 그램 탑재 리 리에 그램

운 는 포 , 는 그램 실 에 라, 리에 는 에 fsync 시

스 생 , 포 트랜잭 복 체에 과 연 블 그룹 단 트랜잭

후, 트랜잭 리 역에 고, 리 역에 트랜잭 링 수 수

다.

또 , 본 실시 에 시스 순 드 링 리에 는 에 [0013]

fsync 시스 생 는 단계; fsync 시스 에 라, 포 트랜잭 복 체에 과 연

블 그룹 단 트랜잭 는 단계; 트랜잭 리 역에 는 단계;

리 역에 트랜잭 링 수 는 단계; 포 수 다.

과

술 과 결 수단 어느 나에 , 순 드 링 지원 는 시스 블 그룹 단[0014]

링 치 공 수 , 말미 사업 에 다 과 수

다.

본 순 드 링 지원 는 시스 에 fsync 시스 실 시 fsync 시스 과 연[0015]

블 그룹 단 트랜잭 만 사 므 시스 지 , 타

수 다. 그러므 통 여 fsync 시스 주 사 는 리 능

지 수 다.

공개특허 10-2016-0002109

- 6 -

도 간단

도 1 EXT4에 순 드 링 fsync 시스 처리 과 시도 다. [0016]

도 2는 본 실시 에 컴퓨 치 개략 도시 도 다.

도 3 본 실시 에 순 드 링 시스 블 그룹 단 링 fsync 시스

처리 과 시도 다.

도 4는 본 실시 에 블 그룹 단 링 그룹 스크립 블 처리 과

시도 다.

도 5는 본 실시 에 순 드 링 시스 블 그룹 단 링 개략

도시 순 도 다.

실시 체 내

래에 는 첨 도 참 여 본 는 술 에 통상 지식 가진 가 게 실시[0017]

수 도 본 실시 상 다. 그러나 본 여러 가지 상 태 수

여 에 는 실시 에 지 는다. 그리고 도 에 본 게 과

계없는 생략 , 체 통 여 사 에 는 사 도 다.

체에 , 어 다 과 "연결" 어 다고 , 는 "직 연결" 어 는 경우뿐[0018]

니라, 그 간에 다 사 에 고 " 연결" 어 는 경우도 포 다. 또 어

어 "포 " 다고 , 는 특별 는 재가 없는 다 는 것

니라 다 포 수 는 것 미 다.

또 , 도 참고 여 , 같 칭 나타낸 지라도 도 에 라 도 가 달라질 수 [0019]

고, 도 는 편 재 것에 과 다. 그러므 당 도 에 각 개 ,

특징, 능 또는 과가 는 것 니다.

, 도 1 여 시스 EXT4에 순 드 링 fsync 시스 처리 과[0020]

다.

도1 EXT4에 순 드 링 fsync 시스 처리 과 시도 다.[0021]

EXT4는 리눅스 링 시스 신뢰 과 지 보 다. 여 EXT4는 주 비[0022]

리에 미리 역에 타 다. 역 비 리에 미리

역 다.

도 1 치는 나 역 나 역 포 고 다. 들어, 역 BG1,[0023]

BG2, BG3 BG4라고 4개 블 그룹 수 다. 도 1 트랜잭 복 체에는 링 수

8개 타 가 재 고 지 캐시는 직 치에 지 못 4개 에 D1,

D2, D3 D4가 재 다. 트랜잭 복 체에는 수 에 드 블(inode table), 블 비트

맵(block bitmap), 드 비트맵(inode bitmap) 그룹 스크립 블(group descriptor table) 등

타 포 수 다. 드 블 보 고, 블 비트맵 당 여

, 블 비트맵 블 그룹 내 블 당 여 는 타 다.

도 1에 3에 여 fsync 시스 생 링 스 드 여 트랜잭 복 체에 여[0024]

링 수 다. Fsync 시스 나 에 수 치에 다는

것 보 사 가 시스 에 청 는 연산 다. fsync 시스 DBMS에 는 나

리 XML 등 주 업 트 , 특 시 에 치에 는 것 보 어

사 다.

Fsync 시스 실 시에는 링과 달리 그라운드 실 지 는다. , fsync 시스 [0025]

링 스 드가 고 지 캐시에 재 는 든 가 역에 지 다리게

다. 그러므 도 1에 는 3 D3뿐만 니라 1, 2 4 D1, D2

D4 가 역에 다리게 다. 든 가 역에 쓰 후, 트랜잭 복

체에 재 는 든 타 역에 게 다. 게 순 드 링 3과

공개특허 10-2016-0002109

- 7 -

계없는 지 역에 므 fsync 답시간 가 게 다.

러 결 여 트랜잭 복 체에 fsync 수 는 에 트랜잭 리 여 [0026]

링 수 여 fsync 시간 수 다. 그러나 트랜잭 복 체에 재 는 타 는 수 내

에 fsync 수 는 에 트랜잭 만 리 게

다. 들어, 도 1에 는 3과 4가 같 블 비트맵 BB3 수 다. 그러므 4 업

트 없 3에 여 fsync 시스 수 4 BB3 역에 므 시스

치(inconsistency) 상태가 다. , 지 여 트랜잭 복 체에 블 그룹 단

트랜잭 리 여 링 수 는 다.

다 본 실시 에 순 드 링 시스 블 그룹 단 링 fsync[0027]

시스 처리 과 도 2, 도 3 도 4 여 다.

도 2는 본 실시 에 컴퓨 치 개략 도시 도 다. 도 3 본 실시[0028]

에 순 드 링 시스 블 그룹 단 링 fsync 시스 처리 과

시도 다. 도 4는 본 실시 에 블 그룹 단 링 그룹 스크

립 블 처리 과 시도 다.

본 실시 에 컴퓨 치(100)는 순 드 링 지원 는 시스 운 는 그[0029]

램 탑재 리(120) 리에 그램 운 는 (110) 포 수 다.

컴퓨 치(100)는 , 워크스 , 스크톱 컴퓨 트 컴퓨 등 컴퓨 스마트 폰,[0030]

태블릿 PC 스마트 TV 등 신 스마트 스(smart device) 등 포 수 다.

컴퓨 치(100) 리(130)는 원 공 지 도 보 계 지 는 억 치 통칭 는[0031]

것 다. 들어, 트 래시(compact flash; CF) 카드, SD(secure digital) 카드, 리 스틱(memory

stick), 리드 스 트 드라 브(solid-state drive; SSD) 마 크 (micro) SD 카드 등과 같 낸드 래

시 리(NAND flash memory)나 드 스크 드라 브(hard disk drive; HDD) 등과 같 마그 틱 컴퓨

억 치 등 포 수 다.

리(120)에 그램 본 시스 운 는 운 체 동 거나, 본 [0032]

시스 탑재 리 태 수 다.

본 실시 에 컴퓨 치(100) (110)는 그램 실 에 라, 리(120)에 [0033]

는 에 fsync 시스 생 , 포 트랜잭 복 체에 과 연 블 그룹

단 트랜잭 수 다. 블 그룹 단 트랜잭 후, 트랜잭 리(120)

역에 고, 리(120) 역에 트랜잭 링 수 수 다.

또 , 블 그룹 단 트랜잭 블 그룹 블 에 포 나 상 블 에 [0034]

타 포 수 다. (110)는 그램 실 에 라, 트랜잭 에 포

리(120) 역에 고, 트랜잭 에 포 타 리(120) 역에

수 다.

본 실시 에 는 컴퓨 치(100)는 링 과 사 게 에 fsync 시[0035]

스 생 링 스 드 여 링 수 고, 링 수 끝날 지 다릴 수

다. , 컴퓨 치(100)는 트랜잭 복 체에 fsync 수 는 과 연 트랜잭 여

링 수 수 다. 본 게 연 트랜잭 만 여 링 수 므 , 수 든

에 링 수 는 링 보다 fsync 시스 는 리 답시간

단 수 다.

도 3에 처럼 트랜잭 복 체는 수 든 에 여 수 내 타[0036]

포 다. 본 시스 지 여 트랜잭 복 체에 fsync 시스 수 는

뿐 니라 같 블 에 는 에 타 여 블 그룹 단 트랜잭 생

수 다.

본 3에 여 fsync 시스 수 , 트랜잭 복 체에 3과 연 블 그룹 단[0037]

트랜잭 수 다. 3 포 블 그룹 BG3에는 3과 께 4가 포 어 다.

공개특허 10-2016-0002109

- 8 -

그러므 블 그룹 단 트랜잭 3 4 타 IT3, IB3, BB3 IT4 포 다.

3과 연 블 그룹 단 트랜잭 후, 3 4 역 BG3에[0038]

다. 리 역에는 3 4 타 IT3, IB3, BB3 IT4 여 트랜잭

링 수 수 다.

, 블 그룹 단 링에 여러 블 그룹 공 고 는 그룹 스크립 블 처리 는 것 [0039]

가 다. 도 3 트랜잭 복 체 블 그룹 스크립 블 블 그룹 2 블 그룹 3 께 수

어 다. 만 , 블 그룹 스크립 블 그 역에 , 시스

게 다.

러 결 여, 본 실시 에 컴퓨 치(100) 리(120)는 리(120)[0040]

역 그룹 스크립 블 는 포 수 다. 에 그룹 스크립

블 블 그룹 단 링 수 , 시스 지 여 사 다.

(110)는 그램 실 에 라, fsync 시스 생 , 역 그룹 스크립 블[0041]

리(120) 에 복사 수 다. 트랜잭 에 블 그룹 단 링 수 , 에 복사

그룹 스크립 블 여 역 그룹 스크립 블 업 트 수 수 다.

본 실시 에 그룹 스크립 블 처리 과 도 4 들어 다. 도 4에 GDT는[0042]

그룹 스크립 블 미 다. 도 4 에는 리(120) 역에 그룹 스크립

블 블 과 Group 1 Group 2가 수 그룹 스크립 블 블 다. , 수 그룹 스크립

블 블 역에 , 게 다. 그러므 본 에 는 블 그룹 단

트랜잭 에 업 트 보만 여 역에 수 다. 만 , 블 그룹 단 트랜잭

에 Group 1 업 트 었다 , 역에 그룹 스크립 블 블 그룹 스

크립 블 블 에 Group 1 보만 업그 드 것 다. 본 그룹 스크립 블 블

여 블 그룹 단 트랜잭 생 고, 역에 수 다.

리(120) 트랜잭 복 체는 상 역 블 에 치 1 2 포 수[0043]

다. , (110)는 그램 실 에 라, 1 에 fsync 시스 생 , 트랜잭

복 체에 1 1 과 연 1블 그룹 단 트랜잭 수 다. 1 블 그룹

단 트랜잭 후, 1 리(120) 역 1블 그룹에 고, 리(120)

역에 1블 그룹 단 트랜잭 링 수 수 다. 링 수 후, 트랜잭 복

체에 1블 그룹 단 트랜잭 삭 수 다.

또 , 1블 그룹 단 트랜잭 에 링 수 후, (110) 시스 여[0044]

트랜잭 복 체에 링 수 , 2 역 2블 그룹에 고, 링 역에

트랜잭 복 체 링 수 수 다.

다 순 드 링 시스 블 그룹 단 링 에 여 다. [0045]

도 5는 본 실시 에 순 드 링 시스 블 그룹 단 링 개략[0046]

도시 순 도 다.

시스 순 드 링 리에 는 에 Fsync 시스 생 (S200),[0047]

fsync 시스 에 라, 리에 는 포 트랜잭 복 체에 과 연 블 그룹 단

트랜잭 수 다(S210). 트랜잭 후, 트랜잭 리 역에 고

(S220), 리 역에 트랜잭 링 수 수 다(S230). 게 fsync 시스 실 시

연 블 그룹 단 트랜잭 만 여 링 수 므 , 순 드 링 보다 링 수

시간 단 수 다.

또 , 과 연 블 그룹 단 트랜잭 본 에 실시 에 컴퓨 치에 것[0048]

과 같 블 에 포 나 상 블 에 타 포 수

다. , 트랜잭 리 역에 는 단계(S220)는 트랜잭 에 포 고,

리 역에 트랜잭 링 수 는 단계(S230)는 트랜잭 에 포 타 수

다.

본 블 그룹 단 트랜잭 에 링 수 후, 트랜잭 트랜잭 복 체에 삭 수 [0049]

공개특허 10-2016-0002109

- 9 -

다(S240).

본 리에 는 에 fsync 시스 생 (S200), 리 에 역[0050]

그룹 스크립 블 복사 는 단계 포 수 다. 또 , 리 역에 트랜잭 수 는

단계(S230)는 에 복사 그룹 스크립 블 여 블 그룹에 업 트 수 고,

그룹 스크립 블 여 역 그룹 스크립 블 업 트 는 것 포 다.

게 에 그룹 스크립 블 본 실시 에 컴퓨 치에 것과 같[0051]

블 그룹 단 링 수 , 지 여 사 수 다.

시스 순 드 링 상 역 블 에 치 1 2 포[0052]

는 트랜잭 복 체에 여, 1 에 fsync 시스 생 , fsync 시스 에 라, 트

랜잭 복 체에 1 1 과 연 1블 그룹 단 트랜잭 수 다. 게

1블 그룹 단 트랜잭 리 역에 고 리 역에 트랜잭

링 수 수 다. 링 료 , 트랜잭 복 체에 1블 그룹 단 트랜잭 삭 수

다.

도 3 들어 , 도 3에 3 1 , 1 2 수 다. 1[0053]

3에 여 fsync 시스 생 , 시스 순 드 링 fsync 시스

에 라 트랜잭 복 체에 3 3 포 블 그룹 BG3에 여 1 블 그룹 단 트랜

잭 수 다. , 1 블 그룹 단 트랜잭 3, 4 각 에

타 가 수 다. 시스 순 드 링 게 1 블 그룹 단 트랜잭

여 링 수 수 다. 또 , 링 료 트랜잭 복 체에 1 그룹 단 트랜잭

삭 수 다. , 링 료 는 시 에 트랜잭 복 체에는 1, 2 각각에

타 만 남 게 다.

또 , 시스 순 드 링 트랜잭 복 체에 링 수 는 단계 포 수[0054]

다. , 트랜잭 복 체에 여 링 수 는 단계는, 2 역 2 블 그룹에

고, 리 역에 트랜잭 복 체 링 수 수 다.

도 3 들어 , 시스 순 드 링 1 그룹 단 트랜잭 삭 트랜잭[0055]

복 체에 여 링 수 수 다. , 2 1 2 블 그룹 BG1에 수

다. 또 , 2 타 는 치 역에 수 다.

본 실시 에 순 드 링 시스 블 그룹 단 링 치는[0056]

fsync 시스 시 당 과 연 블 그룹 단 트랜잭 에 여 링 수 므 , fsync 시

스 처리 도 개 고, 시스 지 수 다. 또 , 게 처리 트랜잭

트랜잭 복 체에 삭 여 링 수 시에는 직 처리 지 트랜잭 복 체 내에 재

타 에 처리 수 다.

본 실시 는 컴퓨 에 실 는 그램 듈과 같 컴퓨 에 실 가능 어 포[0057]

는 매체 태 도 수 다. 컴퓨 독 가능 매체는 컴퓨 에 스 수 는

가 매체 수 고, 비 매체, 리 비 리 매체 포 다. 또 , 컴퓨

독가능 매체는 컴퓨 매체 통신 매체 포 수 다. 컴퓨 매체는 컴퓨 독가능

어, , 그램 듈 또는 타 같 보 또는 술

비 , 리 비 리 매체 포 다. 통신 매체는 컴퓨 독가

능 어, , 그램 듈, 또는 같 변 신 타 , 또는 타

커니 포 , 보 달 매체 포 다.

본 시스 특 실시 여 었지만, 그것들 또는 동 또는[0058]

는 드웨어 키 쳐 갖는 컴퓨 시스 사 여 수 다.

술 본 시 것 , 본 는 술 통상 지식 가진 는 본 [0059]

술 사상 나 수 특징 변경 지 고 다 체 태 쉽게 변 가능 다는 것

수 것 다. 그러므 상에 술 실시 들 든 에 시 것 닌 것

만 다. 들어, 단 어 는 각 는 산 어 실시 수도 , 마찬가

공개특허 10-2016-0002109

- 10 -

지 산 것 어 는 들도 결 태 실시 수 다.

본 는 상 상 보다는 후술 는 특허청 에 여 나타내어지 , 특허청 미[0060]

그리고 그 균등 개 도 는 든 변경 또는 변 태가 본 에 포 는 것

어 다.

100: 컴퓨 치 110: [0061]

120: 리

도

도 1

도 2

공개특허 10-2016-0002109

- 11 -

도 3

도 4

공개특허 10-2016-0002109

- 12 -

도 5

공개특허 10-2016-0002109

- 13 -