PLL Based on CPLD

02.11.11 PLL based on CPLD | Digit-EL

1/5digit-el.com/files/circuits/pllcpld/pllcpld.html

PLL на основе CPLDИногда при построении измерительных устройств и другого оборудованиявозникает задача умножения частоты. Для решения этой задачи существуютспециализированные микросхемы PLL-синтезаторов. Как альтернатива, всюцифровую часть такого синтезатора можно реализовать на CPLD.

В приведенном примере PLL-синтезатора из опорной частоты 12.8 МГцполучается частота 100 МГц. Вся цифровая часть синтезатора реализованавнутри CPLD EPM3032 фирмы "Altera".

Рис. 1. Блок-схема PLL-синтезатора.

Блок-схема типового PLL-синтезатора приведена на рисунке 1. PLL-синтезаторсостоит из делителя 1/M опорной частоты Fref, генератора, управляемогонапряжением (VCO), делителя 1/N частоты Fvco, частотно-фазового детектора(PFD) и петлевого фильтра. Все цифровые элементы синтезатора реализованы наCPLD, снаружи собран только VCO и фильтр. Принципиальная схема синтезаторапоказана на рисунке 2.



Рис. 2. Принципиальная схема PLL-синтезатора.

Генератор, управляемый напряжением, собран на транзисторах VT1, VT2.Колебательный контур генератора образован катушкой L1 и подстроечнымконденсатором C1. Перестройку генератора по частоте осуществляет варикапVD2, который подключен через емкость связи C3. Источник напряжениясмещения собран на диодной сборке VD1. Через емкость связи C4 выходнойсигнал генератора поступает на усилительный каскад, реализованный натранзисторе VT3. Нагрузкой каскада является цепочка L2R4. Номинал дросселяL2 выбирается из условия оптимального согласования с нагрузкой в рабочемдиапазоне частот VCO. Петлевой фильтр собран на элементах R7-R10, C6-C8.Для улучшения стабильности частоты и уменьшения шумов питание VCOдополнительно стабилизируется микросхемой U1.

Частотно-фазовый детектор реализован внутри CPLD. В простейшем случае рольтакого детектора может выполнять элемент "исключающее ИЛИ". Однакопростейшие фазовые детекторы обладают существенным недостатком - прифазовом сдвиге, близком к нулю, их коэффициент передачи снижается, напередаточной характеристике появляется "мертвая зона". От этого недостаткасвободен более совершенный фазовый детектор, который, в частности,выпускается в виде отдельной ИС AD9901. Блок-схема такого частотно-фазовогодетектора показана на рисунке 3.

Рис. 3. Блок-схема частотно-фазового детектора.

Кроме PFD внутри CPLD реализованы делители опорной частоты и частоты VCO.



Кроме PFD внутри CPLD реализованы делители опорной частоты и частоты VCO.В данном случае M = 128, N = 1000. Выходная частота синтезатора Fvco = Fref *N / M = 12.8 МГц * 1000 / 128 = 100 МГц. Исходный текст реализации цифровойчасти синтезатора на языке AHDL приведен ниже:

s u b d e s i g n p l l( F r e f : i n p u t ; - - о п о р н а я ч а с т о т а F v c o : i n p u t ; - - в ы х о д н а я ч а с т о т а V C O P f d : o u t p u t ; - - в ы х о д P F D)

v a r i a b l e R e f D i v [ 6 . . 0 ] : d f f ; - - д е л и т е л ь о п о р н о й ч а с т о т ы V c o D i v [ 9 . . 0 ] : d f f ; - - д е л и т е л ь ч а с т о т ы V C O G F r e f : n o d e ; - - г л о б а л ь н а я л и н и я о п о р н о й ч а с т о т ы G F v c o : n o d e ; - - г л о б а л ь н а я л и н и я ч а с т о т ы V C O P f d R e f , P f d V c o : n o d e ; - - п е р е м е н н ы е P F D P f d T 1 r , P f d T 2 r : d f f e ; P f d T 1 v , P f d T 2 v : d f f e ; P f d D : n o d e ;

b e g i n G F r e f = G L O B A L ( F r e f ) ; - - г л о б а л и з а ц и я о п о р н о й ч а с т о т ы G F v c o = G L O B A L ( F v c o ) ; - - г л о б а л и з а ц и я ч а с т о т ы V C O

R e f D i v [ ] . c l k = G F r e f ; - - д е л и т е л ь о п о р н о й ч а с т о т ы н а 1 2 8 R e f D i v [ ] = R e f D i v [ ] + 1 ; P f d R e f = R e f D i v [ ] = = 1 2 7 ;

V c o D i v [ ] . c l k = G F v c o ; - - д е л и т е л ь ч а с т о т ы V C O н а 1 0 0 0 P f d V c o = V c o D i v [ ] = = 9 9 9 ; i f P f d V c o t h e n V c o D i v [ ] = 0 ; e l s e V c o D i v [ ] = V c o D i v [ ] + 1 ; e n d i f ;

P f d T 1 r . ( c l k , d , e n a ) = ( G F r e f , ! P f d T 1 r . q , P f d R e f ) ; - - р е а л и з а ц и я P F D P f d T 1 v . ( c l k , d , e n a ) = ( G F v c o , ! P f d T 1 v . q , P f d V c o ) ; P f d D = P f d T 1 r . q $ P f d T 1 v . q ; P f d T 2 r . ( c l k , d , c l r n , e n a ) = ( G F r e f , P f d D , P f d T 2 v . q , P f d R e f ) ; P f d T 2 v . ( c l k , d , p r n , e n a ) = ( G F v c o , P f d D , ! P f d T 2 r . q , P f d V c o ) ; P f d = P f d T 2 r . q # ( P f d T 2 v . q & P f d D ) ;e n d ;

Внешний вид макета синтезатора приведен на рисунке 4.

Рис. 4. Внешний вид макета синтезатора.



Рис. 4. Внешний вид макета синтезатора.

В некоторых случаях на CPLD можно реализовать и VCO. На эту тему естьинтересная публикация EDN. Генератор, управляемый напряжением ифункционирующий в широком диапазоне частот можно собрать на обычнойКМОП-логике (рисунок 5).

Рис. 5. Схема VCO на обычной логике.

При включении питания оба конденсатора C1 и C2 разряжены. Пусть на выходеIC1A присутствует НИЗКИЙ уровень, тогда на выходе IC1B будет ВЫСОКИЙуровень. Конденсатор C2 будет заряжаться с постоянной времени C2R2.Дополнительный зарядный ток через резистор R4, обусловленный управляющимнапряжением, будет влиять на время зарядки. Когда напряжение наконденсаторе C2 достигнет порога переключения IC1B, на выходе этого элементапоявится НИЗКИЙ уровень, а на выходе IC1A - ВЫСОКИЙ. Теперь будетзаряжаться C1, а C2 быстро разрядится через диод D2. Процесс повторится, врезультате схема будет генерировать выходной сигнал в виде меандра, частотакоторого будет зависеть от управляющего напряжения (steering voltage).

На рисунке 6 показана схема такого же VCO, но реализованного на CPLD "Altera".Буферы с тремя состояниями заменяют собой диоды, а зарядные резисторыподключены непосредственно к управляющему напряжению. С указанныминоминалами наклон характеристики VCO будет составлять около 700 кГц/В. Еслиуправляющее напряжение уменьшить ниже логического порога, генераторвыключится.

Рис. 6. Схема VCO на CPLD.



Рис. 6. Схема VCO на CPLD.

Данная схема может быть реализована практически на любом семействепрограммируемой логики с КМОП-входами. Управляющее напряжение можетзначительно превышать напряжение питания, так как при работе генераторанапряжение на конденсаторах C1, C2 не превышает примерно половинынапряжения питания. Это позволяет использовать данную схему впреобразователях напряжение-частота с широким диапазоном входныхнапряжений.

Ридико Леонид Ивановичe-mail: [email protected]

Documents

PLL Based on CPLD