Сумматор

Триггер

В целях максимального упрощения работы компьютера всё многообразие математических операций в процессоре сводится к сложению двоичных чисел.

Поэтому главной частью процессора является сумматор, который обеспечивает сложение.

0 + 0 = 00 + 1 = 11 + 0 = 11 + 1 = 10, в этом случае происходит перенос в главный разряд.

Обозначим: слагаемые - A, B; перенос - P; сумма – S.

Построим таблицу истинности:

A B P S0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

Из таблицы следует:

P = A * B

S = A * B + A * B

Преобразовываем и получаем:

S = (A+B) * (A * B)

ab

& P

1S

Строим схему для двух выходных сигналов P и S:

&

Таким образом мы получаем схему устройства, которое называется полусумматором. Полусумматор выполняет суммирование одноразрядных двоичных чисел без учёта переноса из младшего разряда в старший.

Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор, причём выход (перенос) сумматора младшего разряда подключён ко входу сумматора старшего разряда.

Количество одноразрядных сумматоров определяет разрядность процессора.

Важнейшей структурной единицей оперативной памяти ПК, а также внутренних регистров процессора является триггер.Это устройство позволяет запоминать, хранить и считывать информацию (каждый триггер может хранить 1 бит информации).Устройство умеет достаточно долго находиться в одном из устойчивых состояний, а в случае необходимости – быстро переключаться в другое устойчивое состояние.В обычном состоянии на входы триггера подан сигнал «0», и триггер хранит «0».

1

1

S

RQ

Для записи «1» на вход S подаётся сигнал «1».При последовательном рассмотрении прохождения сигнала на схеме видно, что триггер переходит в это состояние и будет устойчиво находиться в нём и после того, как сигнал на входе S исчезнет. Чтобы сбросить информацию и подготовиться к приёму новой, на входR подаётся сигнал «1», после чего триггер возвратиться к исходному нулевому состоянию