Upload
others
View
3
Download
0
Embed Size (px)
Citation preview
เอกสารประกอบการสอน
วชา 222210, 223309
การออกแบบวงจรอเลกทรอนกส
Electronic Circuit Design
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา
คณะครศาสตรอตสาหกรรม
มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://wwww.kmutnb.ac.th/~msn
Email: [email protected]
สารบญ เรอง หนา บทนาสออปแอมป 1 การแปลความหมายของ Data sheet และออปแอมปในทางปฏบต 13 ปญหาในการใชงานออปแอมปจรงและการแกไขปญหา 45 การปองกนออปแอมป 68 ผลกระทบจากอตราขยายลปเปดทมคาจากด 78 การตอบสนองความถของออปแอมป 92 การวเคราะหหาสมการในวงจรออปแอมป 113 การประยกตใชงานออปแอมปขนสง 128 การออกแบบแหลงจายกาลงไฟฟา 173 กรณศกษาการออกแบบวงจรรกษาระดบแรงดน 224 เฟสลอกลป 243 ลปของกราวนดและสญญาณรบกวน 280 OTA และการประยกตใชงาน 306 การออกแบบวงจรกรองความถชนดแอคทฟ 320 การออกแบบวงจรกรองความถแบบ Chebyshev 351
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
บทนาสออปแอมป
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 2
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
บทนาสออปแอมป
ออปแอมปเปนอปกรณอเลกทรอนกสชนดหนง โดยจะถกผลตอยในรปของวงจรรวม (Integrated Circuit) หรอทเรยกสนๆ วา ไอซ ในปจจบนออปแอมปไดรบความนยมในการใชงานมาก เนองจากวงจรหนงๆ นนจะใชอปกรณภายนอกตอรวมนอยมาก
จดประสงคในการสรางออปแอมป คอ ตองการอปกรณอเลกทรอนกสทมอตราการขยายสงและสามารถใชขยายแรงดนไดทงไฟตรงและไฟสลบโดยทออปแอมปมาจากคาวา “Operational Amplifier” หมายถง เปนอปกรณทงายตอการทางานทางคณตศาสตร (Mathematical Operation) เชน การบวก, การลบ, การคณ หรอ การหาร เปนตน ในปจจบนเราสามารถขยายขอบเขต การใชงานออปแอมปไปใชงานดานอน เชน วงจรเปรยบเทยบแรงดน, วงจรรกษาแรงดน, วงจร กรองความถ, วงจรกาเนดสญญาณ, วงจรตงเวลา และอนๆ อกมากมาย
แผนผงของวงจรออปแอมป
ออปแอมปโดยทวไปจะตอเปนวงจรขยายหลายภาค (Multistage amplifier) อยภายใน ดงรปท 1
แรงดนผลตาง
CCV+
-
+
-
-
+
EEV
OVLR
)(+V
)(−V
CC
2V1V
ออปแอมป
เอาตพต
ภาคเอาตพต
ภาคอนพต
ภาคท อยตรงกลาง
ขวตอแรงดนดานไฟบวก
ขวตอแรงดนดานไฟลบ
II
dV
รปท 1 แผนผงเบองตนของออปแอมปโดยทวไป
INTRODUCTION TO OPERATIONAL AMPLIFIERS 3
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากรปท 1 พนฐานของออปแอมปประกอบไปดวยภาคอนพต (Input Stage) ซงมอย 2 อนพต , ภาคเอาตพต (Output Stage) และภาคทอยตรงกลาง (Intermediate Stage) ทาหนาทเชอมตอระหวางภาคอนพตและภาคเอาตพต
ออปแอมปเปนอปกรณอเลกทรอนกสหนงทตองไดรบไฟเลยงโดยสวนใหญจะใชแหลงจายไฟตรงค (Dual DC Power Supply) เพอใหเอาตพตสามารถจายแรงดนออกมาไดทงบวกและลบซงสามารถตอเขากบออปแอมปไดโดยผานขาของออปแอมปเอง โดยไฟเลยงทตอเขาไปนนจะเขาถงทกภาคภายในออปแอมป
สาหรบภาคอนพตซงม 2 อนพต คอ ( )V − และ ( )V + หากตองการใชงานอาจจะมการตออนพตใดอนพตหนงหรอทงสองอนพตกได ผลทไดจะปรากฏทแรงดนเอาตพต ( )OV ของออปแอมปโดยขนาดของแรงดนอนพตจะขนอยกบสญญาณอนพตและลกษณะสมบต (Characteristics) ของออปแอมป
การตอภาคอนพต ดงแสดงในรปท 1 เรยกวา วงจรขยายผลตาง (Differential Amplifier) วงจรนมคณสมบตคอ เปนวงจรทมอนพตอมพแดนซ (Input impedance) สง รวมถงมอตราขยายแรงดนมาก เมอมสญญาณ ( )V − และ ( )V + จายเขามา แรงดนผลตาง (Differential Voltage,Vd) จะถกขยายดวยอตราขยายทสง ไปปรากฏเปนแรงดน 1V
หลงจากนนแรงดน 1V ทเปนเอาตพตของวงจรขยายสญญาณผลตางจะถกสงไปทภาคเลอนระดบ (Level-Shifting stage) สาหรบภาคนมหนาทหลกสาคญ 2 ขอ ขอแรกคอ เลอนระดบแรงดนไฟตรงทเอาตพตของวงจรขยายสญญาณผลตางไปเปนคาทตองการในการไบอสภาคเอาตพต สวนขอสองคอ มหนาทสงผานแรงดน 1V ไปเปนแรงดน 2V โดยทไมมการเปลยนแปลงของแรงดน
สญญาณ 2V ซงเปนเอาตพตของวงจรเลอนระดบจะถกเชอมตอโดยตรงไปยงภาคเอาตพต โดยสวนใหญแลวภาคเอาตพตจะเปนวงจรพช-พล ทใชทรานซสเตอรแบบ NPN และ PNP ทงนเพอจดประสงค คอ ใหออปแอมปมความตานทานเอาตพตตา และใหกาลงสง สาหรบโครงสรางของออปแอมปในทางปฏบตจะมความซบซอนกวาน เชน มวงจรปองกนการลดวงจร วงจรกนชน ซงทาใหโครงสรางมความซบซอนกวาในรปท 1 มากจงไมขอกลาวในทนโดยสามารถศกษาเพมเตมไดจากเอกสารอางองพเศษ
ELECTRONIC CIRCUIT DESIGN 4
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สญลกษณของออปแอมป
2
3
7
4
6
CCV
EEV
-
+
741C
(ขวตอแรงดนไฟเลยงดานบวก)
(ขวตอแรงดนไฟเลยงดานลบ)
ขวตอขาเขาไมกลบเฟส
ขวตอขาเขากลบเฟส
ตาแหนงขาของออปแอมป
บอกเบอรออปแอมป
ขวตอเอาทพต
รปท 2 สญลกษณของออปแอมป
จากรปท 2 เปนสญลกษณของออปแอมป สงเกตเหนไดวาเปนรปราง
สามเหลยม ซงแสดงถงทศทางการไหลของกระแส ภายในสญลกษณออปแอมปนจะบอกเบอรซงแสดงถงลกษณะสมบตเฉพาะ(Part Identification Number , PIN) ของออปแอมปเบอรนนๆ อยในสามเหลยม ในรปท 2 พบวาออปแอมปเปนเบอร 741C ซงเปนออปแอมปทใชเพอจดประสงคทวไป (General Propose) ในการทดลองตอจากน เราจะมการใชออปแอมปเบอรน เนองจากเปนเบอรทราคาถกและตอใชงานงาย
ออปแอมปทงหมดจะมข วตอทจาเปนอยางนอย 5 ขาตามทแสดงในรปท 2 ซงประกอบดวย - ขวตอแรงดนไฟเลยงดานบวก (Positive Power Supply Terminal) - ขวตอแรงดนไฟเลยงดานลบ (Negative Power Supply Terminal) - ขวตอเอาตพต (Output Terminal) - ขวตอขาเขาไมกลบเฟส (Non-inverting Input Terminal) - ขวตอขาเขากลบเฟส (Inverting Input Terminal)
รปรางของออปแอมป
ออปแอมปถกผลตอยในรปทมกนยมเรยกวา ชป (Chip) ทพรอมจะตอใชงานไดอยางเหมาะสม รปรางของออปแอมปมหลายลกษณะดงแสดงในรปท 3 โดยรปท 3 (ก) เปนออปแอมปแบบโลหะ (Metal can) ซงออปแอมปประเภทนเหมาะสาหรบใชในงานทมกาลงสง เนองจากความรอนทเกดจากกระแสไฟฟาสามารถแพรกระจายไปไดอยางรวดเรวผานตวถงทเปนโลหะเพอระบายความรอน
INTRODUCTION TO OPERATIONAL AMPLIFIERS 5
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สวนในรปท 3 (ข) เปนออปแอมปทอยในรป Dual in line (DIP) ซงจะทามาจากพลาสตกหรอเซรามก โดยปจจบนมการใชมากเนองจากสามารถบรรจลงในแผนวงจรพมพไดงาย รปรางแบบ DIP แบบนมตงแต 8 ขา , 14 ขา และ 16 ขา การตอวงจรทใชวงจรรวมแบบ DIP นน ตองมการตอขาใหถกตาแหนงโดยสงเกต วงกลมเลกบนตว DIP ทปลายดานวงกลมนจะนบเปนขา 1 ตามรปท 3 (ข)
รปรางแบบ Surface – mounted technology (SMT) แสดงในรปท 3(ค) สวนใหญรปรางแบบ SMT นจะถกใชในงานทมขดจากดดานพนท นอกเหนอจากนยงสามารถชวยลดสญญาณรบกวนและเปนการปรบปรงลกษณะสมบตการตอบสนองความถใหดข นอกดวย
(ค)(ข)
14
12
34
56
7
(ก)
101 2
9 8 7
3 45
TabSealing
plane
Pin count
รปท 3 รปรางโดยทวไปของวงจรรวม (ไอซ)
(ก) ตวถงโลหะแบบ TO – 5 ขนาด 10 ขา (ข) DIP ขนาด 14 ขา (ค) ชบสเหลยมขนาด 18 ขา (SMT)
ความหมายของรหสบนตวออปแอมป
รหสบนตวออปแอมป (Packing code) เปนขอมลทสาคญซงโรงงานผผลตบอกมาใหทราบถง บรษทผผลต ชนดของออปแอมป ชนดของวสดทนามาผลตเปนตวถง ตลอดจนเดอน ป ทผลต ชวงอณหภมทางานของออปแอมปตวนนๆ ดวย ซงความหมายของรหสบนตวออปแอมปสามารถสรปไดดงตารางท 1
ELECTRONIC CIRCUIT DESIGN 6
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตารางท 1 รหสอกษรของโรงงานผผลตของออปแอมป
โรงงานผผลต ตวยอ
Burr – Brown BB Fairchild UA Intersil ICA Motorola MC National Semiconductor LM RCA CA TI SN Signetics NE/NS
ตารางท 2 รหสอกษรชวงอณหภมในการทางานของออปแอมป
อณหภมในการทางาน รหส
-55 ถง +125 °C M
-25 ถง +80 °C I
0 ถง +70 °C C
จากตารางแสดงรหสอกษรของชวงอณหภมในการทางานของออปแอมปตาม
ตารางท 2 เราสามารถแบงออกไดเปน 3 ชนดดวยกนซงทง 3 ชนดนจะมลกษณะการใชงานทแตกตางกนออกไป คอ
M - Military range เปนออปแอมปทมชวงอณหภมในการทางานอยระหวาง
–55 ถง +125 องศาเซลเซยส ซงออปแอมปชนดนจะใชในทางการทหาร ซงจะมชวงอณหภมทางานกวางสามารถใชงานในทซงมอณหภมแตกตางกนมากไดดทาใหออปแอมปชนดนจะมราคาสงมาก
I - Industrial range ออปแอมปชนดนมชวงอณหภมการทางานอยระหวาง
-25 ถง +80 องศาเซลเซยส ซงจะใชในทางการอตสาหกรรม โดยจะมชวงอณหภมการทางานในการทางานแคบกวาแบบแรก ทาใหมราคาถกลงมา
C - Commercial range เปนออปแอมปทมชวงอณหภมการทางานอย
ระหวาง 0 ถง +70 องศาเซลเซยส ออปแอมปชนดนใชในทางการคา หรอใชในลกษณะงานทวไปไมพเศษมากนก ซงราคาของออปแอมปชนดนกจะมราคาถกกวาออปแอมปสองแบบแรก
INTRODUCTION TO OPERATIONAL AMPLIFIERS 7
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การด เดอน ป ทผลตของออปแอมป
รหสบนตวออปแอมปยงบงบอกถง เดอน ป ทผลตของตวออปแอมปนนดวยซงรหสบนตวออปแอมปจะบอกเปนสปดาหทผลตและปทผลตของออปแอมปตวนนๆ ซงทาใหเราสามารถทราบถงความเกาใหมของตวออปแอมปตวนนได
ผผลต ตวยอหนาเบอร
Burr-Brown
Fairchild
Intersil
Motorola
National Semi
RCA
TI
Signetics
BB
UA
ICA
MC
LM
CA
SN
NE/NS
อณหภมทางาน
Military range
-55 to +125 C°
Industrial range
-25 to +80 C°
Commercial range
-0 to +70 C°
รหส
M
I
C
MC1741PC
3684
รหสวนท ผลต
(สปดาห) (ป)
รปท 4 ขอมลทผผลตบอกมาในรหสบนตวออปแอมป
ตวอยาง การอานรหสบนตวออปแอมปใน รปท 4 แสดงออปแอมปรปราง DIP ขนาด 8 ขา ตวอกษร 2 ตวแรกจะหมายถงบรษทผผลตในตวอยางจะเปน ออปแอมปทผลตโดยบรษท โมโตโรลา สวนตวเลข 1741(หรอ 741) แสดงถงเปนออปแอมปชนดทวไป (General Propose Op amp) ถดมาเปนตวอกษร P หมายถงตวถงเปนพลาสตก สวนทายสดเปนตวอกษร C หมายถง เปนออปแอมปททางานในชวงอณหภม 0 ถง 70 องศาเซลเซยส ซงเปนออปแอมปทใชกนในทางการคาหรอใชในลกษณะงานทวไป
สาหรบบรรทดทสองของรหสบนตวออปแอมปจะหมายถง เดอน ป ททาการผลต ตามรปท 4 รหสสองตวแรกเปนตวเลข 36 หมายถงวาออปแอมปตวนถกผลตในสปดาหท 36 สวนตวเลขสองตวหลงเปนเลข 84 หมายถงผลตขนในป 1984 ซงบรรทดทงสองนทาใหเราทราบถงความเกาใหมของออปแอมปตวนนๆได การอาน เดอน ป ทผลตในตวอยางสรปไดวาออปแอมปตวนถกผลตขนในสปดาหท 36 ของป 1984 นนเอง
แบบภายในของออปแอมป
- แบบ Single ออปแอมปชนดนภายในตวถงจะประกอบดวยตวออปแอมปเพยงหนงตวบรรจอยในตวถง ตวอยางเชน เบอร LM301 ,OP27,741 เปนตน ดงแสดงในรปท 5 (ก)
ELECTRONIC CIRCUIT DESIGN 8
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
- แบบ Dual ออปแอมปชนดนภายในตวถงจะประกอบดวยตวออปแอมปอยสองตวอยภายใน ตวอยางเชน เบอร LM358,LF353,1458,AD712 เปนตน ดงแสดงในรปท 5 (ข) - แบบ Quad เปนออปแอมปทภายในตวถงหนงๆ จะบรรจตวออปแอมปอย 4 ตว ตวอยางเชนเบอร LM324 ,TL074 เปนตน ในรปท 5(ค) แสดงลกษณะของออปแอมปแบบ Quad
1OFFSET
NULL
2
3
4
-IN
+IN
-
V5
6
7
OUT
+V
NC8
OFFSET
NULL
1OUT1
2
3
4
-IN1
+IN1
-V 5
6
7
-IN2
+V
OUT2
8
+IN2
1
2
(ก) (ข)
5
6
7
-IN1
+IN1
-V
8
9-IN2
+V
OUT4
10
+IN2
1
2
3
4
1 4
11
12
13
14
2 3
OUT1
OUT
2
-IN4
+IN4
OUT3
-IN3
+IN3
(ค) รปท 5 แบบภายในตวของออปแอมป
ชนดของออปแอมป
ในปจจบนออปแอมปไดมการผลตใหทาหนาทพเศษโดยเฉพาะใหไดดเปนพเศษ ซงโดยทวไปเราสามารถจาแนกออปแอมปตามหนาทการทางานไดใหญๆ 7 ชนด คอ 1. ออปแอมปชนดกาลงงานตา (Low power Op-Amp) ออปแอมปชนดนเปนออปแอมปทใชกาลงไฟฟาต ามาก เหมาะสาหรบใชงานวงจรทมแหลงจายไฟเปนแบตเตอร 2. ออปแอมปชนดแรงดนตา (Low voltage Op-Amp) ออปแอมปชนดนสามารถทางานไดทแรงดนต าๆ เชน 3 V จงเหมาะสาหรบใชในเครองมออปกรณอเลกทรอนกส เชน โทรศพทเคลอนท 3. ออปแอมปชนดสญญาณรบกวนตา (Low noise Op-Amp) ออปแอมปชนดนเหมาะสาหรบในงานทตองการสญญาณรบกวนเกดนอยทสด เชน ในระบบคอมพวเตอร เปนตน 4. ออปแอมปชนดความเรวสง (High speed Op-Amp) เปนออปแอมปทสามารถทางานไดดทความถสง เหมาะสาหรบงานทตองการความเรว เชน วงจรแปลงสญญาณดจตอลเปนอนาลอก 5. ออปแอมปชนดความแมนยาสง (Precision Op-Amp) เปนออปแอมปททางานไดใกลเคยงกบออปแอมปในอดมคต กลาวคอ มตวแปรตางๆ ใกลเคยงกบออป
INTRODUCTION TO OPERATIONAL AMPLIFIERS 9
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
แอมปในอดมคตนนเอง จงเหมาะสาหรบงานทตองการความแมนยาสง เชน ระบบวงจรวด เปนตน 6. ออปแอมปชนดหนาทพเศษ (Function specific Op-Amp) ออปแอมปชนดนเปนออปแอมปททาหนาทเฉพาะเจาะจงในงานหนงงานเดยว เชน วงจรแยก (Isolation) วงจรสมและคงคาสญญาณ (Sample and Hold circuit) เปนตน 7. ออปแอมปชนดใชงานพเศษ (Application Specific Op-Amp) เปนออปแอมปทผลตมาในงานพเศษ เชน ระบบการวด (Instrumentation) วงจรขยายกาลง (Power Amplifier) เปนตน
ในการออกแบบและใชงานตองพจารณาถงความจาเปนในการใชดวยเนองจากออปแอมปทมความสามารถสง ราคากแพงตามดวย
แหลงในการคนหาขอมลของออปแอมป
การทจะใชงานออปแอมปตวหนงๆ ไดนนจาเปนทเราจะตองทราบถงลกษณะสมบตบางประการของออปแอมปตวนนเสยกอน
การทเราใชงานออปแอมปโดยทเราไมทราบถงลกษณะสมบตของออปแอมปเบอรนนๆ กอนกอาจทาใหออปแอมปเสยหายได ดงนนจงมความจาเปนทเราตองทราบถงลกษณะสมบตของออปแอมปกอนการใชงาน ซงแหลงในการคนหาขอมลหาไดจาก
- Data Sheet เปนหนงสอทรวบรวมขอมลตางๆ ของออปแอมปโดยแยกตามบรษทผผลต ตวอยางเชน Data sheet ของออปแอมปเบอร LM741 ทผลตโดยบรษท National Semiconductor
- จาก Internet ในปจจบนคอมพวเตอรไดมบทบาทในชวตของเราเปนอยางมาก เราสามารถใชคอมพวเตอรในการคนหาขอมลของอปกรณอเลกทรอนกสทวไปไดตลอดจนใชคนหาขอมลของตวออปแอมปเบอรตางๆ ได ในทนจะขอแนะนา Web Site ทใชในการคนหาขอมลของอปกรณอเลกทรอนกสตลอดจนถงออปแอมปเบอร
ตางๆ ดวยคอ www.questlink.com ซงเวบนจะมขอมลของผผลตบรษทตางๆ
รวมอยมากมายงายตอการคนหาซงผใชทวไปสามารถลงทะเบยนเขารบบรการไดฟร
ลกษณะสมบตของออปแอมปในอดมคต
ELECTRONIC CIRCUIT DESIGN 10
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ออปแอมปในทางอดมคตแสดงในรปท 6 เมอแรงดนไฟตรง ( ),CC EEV V ถกตอเขา ออปแอมปในทางอดมคต จะไมมกระแสไหลผานออปแอมปจงไมมกาลงงานสญเสย ดงนนอณหภมจงไมเพมขน
ขวตออนพตทงสองของออปแอมปในอดมคตมความตานทานอนพต ( )inR เปนอนนต (Infinity) จงไมมกระแสไหลเขาทอนพตทงสอง ( )0inI = ดวยเหตนสามารถตอออปแอมปโดยตรงกบวงจรใดๆ กไดโดยทแรงดนอนพตไมตกลง
สวนขวเอาตพตของออปแอมปจะมความตานทานเอาตพต ( )OR ซงมคาเทากบศนย ดงนนการตอโหลดคาใดๆ กตามไมวามากหรอนอยจะไมทาใหแรงดนเอาตพตเปลยนแปลง นอกจากนออปแอมปในอดมคตยงมอตราขยาย ( )OLA สงมากจนเปนอนนต นนคอ แรงดนอนพต dV จะถกขยายดวยอตราขยายอนนตเพอผลตแรงดนเอาตพต OV ดงแสดงในวงจรเทยบเคยงของออปแอมป รปท 7
CCV
-
+
Ideal
Op-AmpOV
OI
OR
EEV
AI in 0)( =+
AI in 0)( =−
Ω∞=inR
dV
รปท 6 ลกษณะสมบตบางประการของออปแอมปในอดมคต
(-)
(+)
OVORinR
OL dA V
Ω∞=inRΩ= 0OR
∞=OLA
dV
รปท 7 วงจรเทยบเคยงของออปแอมปในอดมคต
นอกจากนออปแอมปในอดมคตยงสามารถขยายสญญาณหรอแรงดนอนพตไดดวยอตราขยาย ( )OLA เปนอนนตไดตงแตแรงดนอนพตเปนไฟตรง (ความถ 0
INTRODUCTION TO OPERATIONAL AMPLIFIERS 11
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Hz) ไปจนถงความถมคาเปนอนนต ( )Hz∞ เราจะพบวาดวยความสามารถขนาดนไมสามารถสรางไดในทางปฏบต แตดวยเทคโนโลยในปจจบนสามารถสรางออปแอมปใหสอดคลองกบทางอดมคตไดอยางใกลเคยงมาก ซงในการทดลองท 1 นจะไดมการวเคราะหออปแอมปในทางปฏบตดวย
แหลงจายไฟของออปแอมป
ออปแอมปมโครงสรางภายในประกอบดวยทรานซสเตอรเปนจานวนมาก ดงนนจงตองมการใชแหลงจายไฟเลยงทเปนไฟตรงแบบค (Dual DC Power Supply) เพอใหเอาตพตสามารถใหแรงดนออกมาทงดานบวกและดานลบ การตอแหลงจายไฟตรงแบบคแสดงในรปท 8 สงเกตไดวา เปนการนาเอาแหลงจายไฟตรง 2 ตวทมแรงดนเทากนมาตออนกรมกน โดยจดกงกลางจะถกกาหนดเปนจดรวมของแหลงจายไฟ (Power Supply Common , PSC) หรอกลาวอกนยหนงคอเปนจดลงดน (Ground) หรอจดอางอง (Reference) ของวงจรนนเอง
แหลงจายไฟทใชในวงจรออปแอมปควรเปนแหลงจายทมการรกษาระดบแรงดน (Regulation) สาหรบการทดลองโดยทวไปนนอาจใชแหลงจายไฟเลยงคขนาด 15V± หรอ 12V± ดงรปท 8 และควรเปนแหลงจายทจายกระแสไดไมนอยกวา 100mA เนองจากออปแอมปตวหนงจะดงกระแสประมาณ 20mA นอกจากนแรงดนทเหมาะสมอกอาจเปน แบตเตอรขนาด 9V 2 กอน แตขนาดแหลงจายไมควรเกน 18V± กรณทใชออปแอมปเบอร 741 เนองจากจะทาใหออปแอมปเสยหายได
VVCC 15+=
+
-
-
+
จดรวมของ
แหลงจายไฟฟา
VEE = -15V
รปท 8 แหลงจายไฟเลยงคและการตอ
สาหรบการตอแหลงจายไฟเลยงคเขากบออปแอมป ถาเปนเบอร 741 ใหตอ
CCV เขากบขา 7 และ EEV เขากบขา 4 หากเปนเบอรอนใหดคมอหรอ Data Sheet ของออปแอมปเบอรนนประกอบดวย ในรปท 9 (ก) เปนการตอแหลงจายไฟเลยงเขากบออปแอมปเบอร 741 สวนในรปท 9 (ข) แสดงถงการตอแหลงจาย
ELECTRONIC CIRCUIT DESIGN 12
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ไฟเลยงอยางงาย แตโดยปกตออปแอมปตองใชไฟเลยงในการทางานอยแลว เราอาจจะละไมตองเขยนขวตอแหลงจายไฟเลยง ดงรปท 9 (ค)
CCV
EEV
741
+
-2
3
6
4
7
741
+
-2
3
6
4
7
VVCC 15+=
VVEE 15−=
741
+
-
(ค)(ก) (ข)
รปท 9 วธการแสดงการตอแหลงจายไฟเขากบออปแอมป
(ก) แสดงการตออยางสมบรณ (ข) แสดงการตออยางงาย
(ง) ไมแสดงการตอ
สาเหตททาใหออปแอมปเสยหาย
โครงสรางภายในออปแอมปประกอบไปดวยทรานซสเตอรจานวนมาก ซงเปนอปกรณทมขดจากดตางๆ เชนเดยวกบอปกรณอน ดงนนการใชออปแอมปไมถกวธกจะทาใหออปแอมปเสยหายไดโดยทวไปแลว ออปแอมปจะเสยหายไดโดยสวนใหญเนองมาจาก 1. ตอแหลงจายไฟเลยงผดขว ออปแอมปเปนอปกรณทไมสามารถกลบขวของแหลงจายไฟเลยงได 2. จายระดบแรงดนไฟเลยงเกนคาสงสด ตามปกตออปแอมปทกเบอรมขดจากดของแรงดนไฟเลยงสงสด ถาจายแรงดนเกนพกดออปแอมปจะเกดความรอนจนเสยหายได ยกตวอยางเชน ออปแอมปเบอร 741 สามารถทนแรงดนไฟเลยงสงสดได 18V±
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
การแปลความหมายของ Data sheet
และออปแอมปในทางปฏบต
Interpretation of Data Sheets and Practical of an Op-Amp
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 14
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การแปลความหมายของ Data sheet
และออปแอมปในทางปฏบต
ใน Data Sheets ของออปแอมปแตละเบอร จะมขอมลของออปแอมปเบอรนนซงผผลตไดกาหนดหรอทดสอบออกมา เพอประโยชนในการออกแบบวงจรของผใชงาน Data Sheets ของออปแอมปแตละเบอรกจะมขอมลทตางๆกนไปแลวแตบรษทผผลต แตผผลตทวไป นยมทจะบอก ขอมลเหลานมาใน Data Sheet Input Offset Voltage
เปนความตางศกยระหวาง 2 ขวตออนพตของออปแอมป คา Input Offset Voltage ( )ios
V นจะมคาเปนบวกหรอลบกไดคา
iosV น ในออปแอมปแตละเบอรจะมคาไมเทากน ตวอยางเชน
iosV
(741C) = 6mV (Maximum) หรอ ios
V (714C) = 150 Vμ (Maximum) เนองจาก 714C เปน Precision Op-Amp
Input Offset Current
เปนคาความแตกตางของกระแส ( )
I−
กบ ( )
I+
ทข วตออนพตของออปแอมป
-
+)(+I
)(−I
( ) ( )( )osInput Offset Current I I I
− += −
ตวอยางของคา osI ใน Op - Amp เบอรตางๆ
(741 ) 200 ( )
(714 ) 6 ( )
os
os
I C nA Max
I C nA Max
=
=
Input Bias Current ; ( )
BI
เปนคาเฉลยของกระแสทไหลเขาขวอนพตทงสองของออปแอมป ซงหาไดจาก
( ) ( )
2B
I II − +
+=
ELECTRONIC CIRCUIT DESIGN 15
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตวอยางของคา B
I ในออปแอมป เบอรตางๆ
(741 ) 500 ( )
(714 ) 7 ( )B
os
I C nA Max
I C nA Max
=
=
Differential Input Resistance; ( )
iR
เปนความตานทานอนพตระหวางขาเขากลบเฟส และขาเขาไมกลบเฟส ตวอยางของคา ( )
iR ของ Op-Amp เบอรตางๆ
12
(741 ) 2
(771) 1,000 ,10 ( )
i
i
R C M
R G FET input Op amp
= Ω
= Ω Ω −
Input Capacitance;( )
iC
เปนคาความจไฟฟาเทยบเทาทปรากฏอยระหวางขาเขากลบเฟส หรอ ขาเขาไมกลบเฟส กบกราวนด
ตวอยางของคา i
C ของ Op-Amp เบอรตางๆ
(741 ) 1.4i
C C pF=
Offset Voltage Adjustment Range
ออปแอมปบางเบอร เชน 741 จะมข วตอเตรยมไวสาหรบปรบ Offset Voltage โดยการตอ POT ในตาแหนงทระบมาใน Data Sheet สาหรบ 741จะม Offset Voltage Adjustment Range
15mV± เมอใช POT ขนาด 10kΩ
Input Voltage เมอขวตออนพต (Input terminal) ถกตอไวทแรงดนคาเดยวกน แรงนจะเรยกวา Common-
Mode Voltage ( )cmV และเรยกการทางานของออปแอมป เปน Common-mode ดงวงจรตอไปน
Output
-
+
u−
u+
cmV
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 16
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สาหรบออปแอมปเบอร 741 จะม Input Voltage Range 13V± (Maximum) หมายถงวา แรงดนอนพตจะสงไดไมเกน +13V หรอวาตาไดไมเกน –13V Common – Mode Rejection Ratio; (CMRR)
คา CMRR เปนอตราสวนระหวาง Differential – mode gain ( )d
A และ Common – Mode gain ( )cA
d
c
ACMRR
A
โดยทวไป
dA จะมคาประมาณ Open loop gain ( )oA หรอวา Large – Signal Voltage gain (A)
ตวอยางของคา CMRR ใน Op - Amp เบอรตางๆ
(741 ) 90 ( )
(714 ) 120 (Pr )
CMRR C dB typcally
CMRR C dB ecision Op Amp
=
= −
Supply Voltage Rejection Ratio; (SVRR)
เปนการเปลยนแปลงคา Input offset Voltage ( )ios
V เนองมาจากการเปลยนแปลงของ Supply Voltage อาจจะเรยกอกอยางวา Power Supply Rejection Ratio (PSRR) หรอ Power Supply Sensitivity (PSS) ซงมกจะมหนวยเปน Microvolts ตอ Volts
iosV
SVRRV
Δ=
Δ /V Vμ
ยกตวอยางเชน เบอร 741C จะม 150 /SVRR V Vμ= ซงหมายความวาทกๆการ
เปลยนแปลง Supply Voltage 1V คา ios
V จะเปลยนแปลงไป 150 Vμ จากเดม เบอร 741C จะม SVRR ระบในหนวยของ dB คอเทากบ 104dB
( ) 20 logios
VSVRR indB
V
⎛ ⎞Δ ⎟⎜ ⎟⎜= ⎟⎜ ⎟⎟⎜Δ⎝ ⎠
หรอ 741C ม 6.13 /SVRR V Vμ=
ELECTRONIC CIRCUIT DESIGN 17
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Large – Signal Voltage Gain เปนอตราขยายสญญาณขนาดใหญของออปแอมป
Output Voltage
Voltage GainDifferential Input Voltage
=
หรอ
o
id
VA
V=
สาหรบ 741C จะมคา A = 200V/mV หรอ 200,000 เทา
Output Voltage Swing คอ ความสามารถเปลยนแปลงแรงดนเอาตพตไดสงทสดของออปแอมป สาหรบ 741C จะม 13Output Voltage Swing V= ± เมอ 2
LR k≥ Ω และ
15Supply Voltage V= ± ตามวงจรขางลาง
+15V
-15V
-
+oVΩ≥ kRL 2
idV
Output Resistance; ( )oR
เปนความตานทานเสมอนทสามารถวดไดทข วเอาตพตของเอาตพตกบกราวด สาหรบ 741C จะมคา 75oR = Ω
O/P
oR
-
+
idV
oV
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 18
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Output Short – Circuit Current ขณะทใชงานออปแอมป หากมการลดวงจรทเอาตพต กจะเกดกระแสจานวนมากไหลออก
จากออปแอมป ซงจะทาใหเกดความรอนและพงในทสด ออปแอมปบางเบอรอยางเชน 741 จงมภาคการปองกนการลดวงจรไว ซงจะทาการจากดกระแสไมใหมคาเกน 25mA สาหรบเบอร 741
Supply Current; ( )sI
เปนกระแสทออปแอมป ตองการใชจากแหลงจายกาลง สาหรบออปแอมป เบอร 741 จะมคา 2.8sI mA=
Power Consumption;( )cP
เปนปรมาณของ ( 0 )in
Quiescent Power V V= ท Op - Amp ตองการในการ
ทางาน สาหรบ Op - Amp เบอร 741 จะมคา cP ประมาณ 85mW
Slew Rate; ( )SR เปนอตราการเปลยนแปลงสงสดของแรงดนเอาตพตของออปแอมปเทยบกบเวลา
/o
Max
dVSR V S
dtμ=
คา Slew Rate จะทาการทดสอบท Unity Gain (+1) ซงจะเปนคาคงทของออปแอมป แตละเบอร ในการเลอกออปแอมปใชงานชวงความถสงตองนาคา SR มาพจารณาดวย เพระถาเอาตพต ตองการการเปลยนแปลงแรงดนทมคาสงกวา SR มากกจะเกดความผดเพยน (Distortion) ขนได ตวอยางเชนคา SR ใน Op - Amp เบอรตางๆ
(741 ) 0.5 /
( 351 , 771 34001) 13 /
( 318) 70 / ( )
SR C V S
SR LF AF MC V S
SR LM V S Hifh Speed Op Amp
μ
μ μ
μ
=
=
= −
Gain – Bandwidth Product;( )GB
เปนคาผลคณของความสามารถของตอบสนองความถ (Bandwidth) ของออปแอมป กบอตราขยาย ซงโดยทวไปสามารถพจารณาไดจากการตอบสนองความถเมออตราขยาย (Gain) ลดลงเปน 1 ดงรป
ELECTRONIC CIRCUIT DESIGN 19
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
10
f
Bandwidth
vA
vA
บางครงคา Gain – Bandwidth Product อาจเรยกเปน Closed – loop Bandwidth, Unity Gain Bandwidth หรอ Small–Signal Bandwidth ตวอยางของคา GB ของออปแอมปเบอรตางๆ GB(741) = 1MHz GB(LF351 , MC34001) = 4MHz Average Temperature Coefficient of Input Offset Voltage (and Current) คา Average Temperature Coefficient of Input Offset Voltage หมายถงอตราการเปลยนแปลงโดยเฉลยใน Input Offset Voltage ตอการเปลยนแปลงของอณหภม มกจะมหนวยเปน
/V Cμ สวนคา Average Temperature Coefficient of Input Offset Current กจะหมายถงอตราการเปลยนแปลงโดยเฉลยใน Input Offset Current ตอการเปลยนแปลงของอณหภม มหนวยเปน
/pA C ตวอยางของออปแอมปเบอร 741C (Precision Op – Amp)
0.5 /iosV
V CT
μΔ
=Δ
12 /iosI
pA CT
Δ=
Δ
Long – Term Input Offset Voltage (and Current) Stability
iosV
t
Δ
Δ= อตราการเปลยนแปลงโดยเฉลยของ Input Offset Voltage เทยบกบคาเวลา
(time) มหนวยเปน /V Weekμ
iosI
t
Δ
Δ= อตราการเปลยนแปลงโดยเฉลยของ Input Offset Current เทยบกบคาเวลา
(time) มหนวยเปน /pA Week
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 20
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ภาคผนวก Op-amp Data-sheets
LM741
General Purpose Operational Amplifier
LF411 Precision Operational Amplifier
LF351
JFET-input Operational Amplifier
ELECTRONIC CIRCUIT DESIGN 21
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 22
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 23
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 24
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 25
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 26
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 27
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 28
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 29
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 30
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 31
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 32
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 33
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 34
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 35
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 36
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 37
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 38
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 39
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 40
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 41
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 42
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ELECTRONIC CIRCUIT DESIGN 43
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
INTERPRETATION OF DATA SHEETS AND PRACTICAL OF AN OP-AMP 44
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
ปญหาในการใชงานออปแอมปจรงและการแกไขปญหา
Practical Op-amp’s application problems and their
solutions
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 46
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหาในการใชงานออปแอมปจรง
และ
การแกไขปญหา
ในการใชงานออปแอมปในทางปฏบตทางดานไฟตรงหรอความถตาๆแลว จะพบปญหาทเกดจากโครงสรางออปแอมปอยหลายสวน ซงโดยทวไป ไดแก 1. Input Offset Voltage :
iosu
2. Input Bias Current : B
I 3. Input Offset Current : osI Input Offset Voltage:
iosu
-
+
1R fR
0≠au0=iu
จากรปดานบนถาเราตออนพตลงกราวนด ( 0)
iu = ในทางทฤษฎ เอาตพต au จะตองมคา
เทากบศนยดวย แตในทางปฏบตจะไมเปนเชนนน เนองจาก Input Offset Voltage นนเอง au ในขณะท 0
iu = น เราเรยกวา “Output Offset Voltage: aou ”
Output Offset Voltage นมผลเนองมาจากการไมสมดลย (Mismatch) ของ Base – Emitter Bias Voltage ของทรานซสเตอรท Differential Input Stage ของตวออปแอมปนนเอง
เราสามารถเขยนวงจรเทยบเทาของออปแอมป โดยมการพจารณาอทธพลของ Input Offset Voltage ดวยการสมมตเปน Error Voltage Source ทข วตออนพตของออปแอมป ดงน
-
++-
Idea Op-Amp
Practical Op-Amp
nu
du
pu
du ′
iosu
au
ELECTRONIC CIRCUIT DESIGN 47
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คาจากดความของ “Input Offset Voltage” โดยคาจากดความแลว Input Offset Voltage ( )
iosu จะหมายถงขนาดของแรงดนท
Differential Input Terminals ของออปแอมปทสงผลใหแรงดนเอาตพต ( )au มคาเปนศนยหรอแสดงเปนสมการไดวา
( )0a
p nios uu u u
== − …..(1)
แตเมอเราวเคราะหแลว กจะหมายถง Input Offset Voltage เปนขนาดของแรงดนท Input
Offset Voltage Source ออปแอมปแตละเบอรจะมคา Input Offset Voltage แตกตางกน ซงกพจารณาไดจาก Data Sheet ของออปแอมปเบอรนน ยกตวอยางเชน
iosu (LM 741) = 6mV Max
iosu (LM 102) = 3mV Max
ขนาดของ Input Offset Voltage สามารถเปลยนไปจากเดมได เนองจากการเปลยนแปลงของอณหภม (Temperature, T) เวลา (Time, t) และ (Supply Voltage, su )
( , , ) ios ios ioss sios
s
u u uu T t u T t u
T t u
∂ ∂ ∂Δ = Δ + Δ + Δ
∂ ∂ ∂ …..(2)
: 3 10 /
: /
Re : 10........100 /
ios
ios
ios
S
uAverage Temperature Drift V C
Tu
Long Time Drift V Montht
uPower Supply jection V V
U
μ
μ
μ
∂= − °
∂∂
=∂
∂=
∂
สาหรบขนาดของ Output Offset Voltage นนขนอยกบโครงสรางของวงจรและคาของอปกรณทตออยกบออปแอมปตวนน ยกตวอยางวงจรขยายแบบกลบเฟส (Inverting Amplifier) ดงภาพ
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 48
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-
+
1R
0=iu 0=′du
iosu
fR
aou
จากวงจรเราสามารถหาคาแรงดนเอาตพต ( )aou ไดจาก
1
1 fao ios
Ru u
R
⎛ ⎞⎟⎜ ⎟⎜= + ⎟⎜ ⎟⎟⎜⎝ ⎠ …..(3)
ถากาหนดให
11 , 100
fR k R k= Ω = Ω และออปแอมปตวนม 6
iosu mV≈ จะได
(1 100)6 0.6aou mV V= + ≈ นนคอจะเหนไดวา ในขณะท 0
iu = ทเอาตพตจะมแรงดนออกมาถง 0.6V ซงแรงดนขนาดน
จะมผลตอการใชงานจรงเปนอยางมาก แตกจะเหนไดวาถาคา f
R ลดลงเหลอ 10kΩ ขนาดของ aou
กจะลดลงเหลอ 60mV เชนเดยวกน ถา 1f
R M= Ω เราจะเหนวา aou จะมขนาดถง 6V
ปญหา 1: ออปแอมปตวหนงม 6ios
u mV≈ ถาตออยในลกษณะเปดลป ตามวงจรขางลาง คณคดวา Output Offset Voltage ; aou ควรจะมขนาดเทาไร?
-
+ aou
Offset Voltage Compensation โดยทวไปแลวออปแอมปจะมข วตอเตรยมไวเพอตอกบ โพเทนทโอมเตอร (Potentiometers) เพอใชในการปรบ Offset Voltage ดวย แตเราพงระลกวาถงวธการตอ Potentiometer เขากบออปแอมปเพอปรบ Offset Voltage นจะมหลกการทคลายกน แตไมเหมอนกนทงหมดในออปแอมปแตละเบอร (ทเตรยมขวตอในการตอ POT เพอปรบ Offset Voltage) ดงนนเพอความแนนอนจงตองดจาก Data Sheet เปนหลกในการตอ
ELECTRONIC CIRCUIT DESIGN 49
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ขนตอนในการปรบ Offset Voltage
-
+V
POT
1RSu+
fR
0=iu
pR
Su− 1. ตอวงจรใหพรอมทจะปรบ Offset Voltage ตามภาพ 2. ตอโวลตมเตอรเขากบเอาตพตของวงจรและตออนพตลงกราวนด 3. ตงโวลตมเตอรไวทยาน ×1V แลวปรบ POT จนเขมโวลตมเตอรชท “0” 4. เปลยนยานเปน ×1mV จะเหนวาเขมเบยงเบนไปจาก “0” คอยๆปรบ POT อกครงจนกวาเขมชท
“0”อกครง
ปญหา 2: คณคดวาจากวงจร เราสามารถปรบ Offset Voltage ของวงจรในรปนไดหรอไมใหเหตผลประกอบดวย
-
+V
POT
Su+
Su−
ตวอยางการตอ Offset Adjust Potentiometer กบตวออปแอมป ออปแอมปเบอร 741
-
+
POT
741
1
2
3
7
6
45
Vu S 15+=+
Vu S 15−=−
-
+
4.7k
+15V
-15V
741
1
2
3
7
6
45
4.7k
1k
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 50
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การตอ POT 10K ตามวงจรซาย เขากบออปแอมป 741 ทาใหสามารถปรบคา Offset Voltage อยในยานประมาณ 15mV± ในกรณทตองการปรบละเอยดขนมากกวาน สามารถตอตามรปขวาได แตกจะทาใหยานของการปรบแคบลง
ออปแอมปเบอร LM112
-
+
100k
-15V
+15V
112
12
3
7
6
4
8
ออปแอมปเบอร 748
-
+5.1M
-15V
741
1
2
3
6
5
10M 100k
แตออปแอมปหลายเบอรไมไดเตรยมขาไวสาหรบปรบ Offset Voltage ถาหากเราตองการปรบ Offset Voltage แลวกตองสรางวงจรสาหรบปรบ Offset Voltage ตอเขากบวงจรใชงานของออปแอมปโดยพยายามให Offset Voltage มผลกระทบตอลกษณะสมบตของวงจรใชงานนอยทสด Input Bias Current and Input Offset Current
ในการใชงานออปแอมปจรงๆ เมอเราตออนพตทงสองของออปแอมปลงกราวนด จะพบวาม
กระแส ( )
I−ไหลเขาส Inverting (n-) และกระแส
( )I
+ ไหลเขาส Non-inverting Input (n+) ทงน
-
+
)(−I
)(+I
ELECTRONIC CIRCUIT DESIGN 51
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เนองจากทรานซสเตอรท Differential Input ของออปแอมปตองการกระแสไบอสตรง (Forward Bias Current) ในการทางาน
แตเมอพจารณาใน Data Sheet เราจะพบคาวา “Input Bias Current: B
I ” ซง Input Bias Current:
BI กหาไดจากคาเฉลยของ
( )I
−และ
( )I
+นนเอง
( ) ( )
2B
I II − +
+= …..(4)
สวนผลตางของ
( )I
−และ
( )I
+เรยกวา “Input Offset Current: osI ”
( ) ( )osI I I− +
= − …..(5)
Input Offset Current: osI หมายถง ผลตางของกระแสทไหลเขาสอนพตทงสอง ซงยงผลให
Output Voltage มคาเปน “0” โดยทวไปแลวทง
BI และ osI จะมระดบอยในชวง pA…..nA จากสมการ (4) และ (5) จะได
Inverting Input Bias Current ( ) 2
osB
II I
−= + …..(6)
Non-Inverting Input Bias Current ( ) 2
osB
II I
+= − …..(7)
ตวอยาง 1 ออปแอมปม Input offset Voltage: 0osu V= , Input offset Current: 0osI mA= และ Input Bias Current: 100
BI nA= ตอเปนวงจรดงรปจงหาคา Output Error Voltage : au ε
-
+0V
εau0=iu
Ω= kR 1001
Ω= kRf 500nAI f 100=
nAI 100)( =−
nAI 100)( =+
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 52
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วธทา เนองจาก 0osI = ดงนน ( ) ( )
100B
I I I nA− +
= = =
แรงดนทตกครอม 1
R เทากบ 0V ทาใหไมมกระแสไหลผาน 1
R กระแส ( )
I−
จงตองไหลจาก
Output ผาน ( )f f
R I เขาส Inverting Input
ดงนน au ε หาไดจาก
100 500 50a f fu I R nA k mVε = ⋅ = × Ω =
จากตวอยางจะพบวา ถงแมออปแอมปจะม osu และ osI ซงเปน Input Offset Error เปน “ 0
” แลวกตาม แต Input Bias Current ( )B
I กสามารถทาใหเกดความผดพลาด (Error) ขนทเอาตพต ได ถาตอตวตานทาน pR เพมเขาไปในวงจรระหวางขาเขาไมกลบเฟสและกราวนด โดยกาหนด
1
1 21
// fp
f
R RR R R
R R= =
+
จากตวอยางขางบนจะได 100 500 500100 500 6p
k k kR
k kΩ⋅ Ω Ω
= =Ω+ Ω
-
+ εau0=iu
0=′du
)(+u
1R1I
fRfI
pR
)(+I
)(−I
ดงนน จากวงจรจะพบวามแรงดนตกครอม
( )( )pR u
+ มขนาด
( ) ( )
500100 8.33
6p
ku I R nA mV
+ += − = − × = −
1
8.3383.3
100mV
I nAk
= + = +
ELECTRONIC CIRCUIT DESIGN 53
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1( )
16.7f
I I I nA−
= − =
ดงนน 500 16.7 8.35
f f fu R I k nA mV= = Ω× =
ซงจะได
( )8.35 8.33 0.02a f
u u u mV mV mVε += + = − =
แตจรงๆแลว au ε ควรมคาเปน “ 0 ” ทเปนเชนนเพราะมการปดทศนยมในการคานวณนนเอง
ปญหา 3: ถาออปแอมป ม 0osu = และ 0osI = แลวตอเปนวงจรขยายแบบกลบเฟส (Inverting Amplifier) เพอกาจด Output Error อนเนองจาก Bias Current ( )
BI จงพสจนวา
1
1
fp
f
R RR
R R=
+ …..(8)
-
+ 0=εau0=iu
1R
fR
pR
เราสามารถเขยนวงจรเทยบเทาของ B
I และ osI ในรปของแหลงจายกระแสทอนพตของออปแอมป ไดดงน
-
+
Idea Op-Amp
Practical
Op-Amp
(+)
(-)
2)(OS
BI
II +=−
2)(OS
BI
II −=+ iosu
2OSI
Dr
BI
BI
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 54
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เมอ dr = Input Differential Resistance
ปญหา 4: จากวงจรใน Problem 3 ถาหากวา 0osu ≠ และ 0osI ≠ แลวตองการพสจนวา
1 1
1 12 2
f fos osa p osf B B
R R R RI Iu R I R I u
R Rε
+ +⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜= + − − + ⋅⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜⎝ ⎠ ⎝ ⎠ …..(9)
จากสมการท (9) ถาหากเรากาหนดใหคาของ pR เทากบสมการ (8) แลวจะได
1
1
pa os osf
R Ru R I u
Rε
+= ⋅ + ⋅ …..(10)
จากสมการท (10) จะพบวา แมวาเราจะกาจด Error อนเนองมาจาก
BI โดยการตอ pR
ออกไปแลวกตาม แต Error เนองมาจาก osI และ osu ยงคงมอย ตวอยาง 2: ออปแอมปม 0 , 100os B
u mV I nA= = และ 40osI nA= ตอเปนวงจรขยายแบบ
กลบเฟส ดงในรปตองการหา au ε
-
+ εau0=iu 0≈′du
)(+u
Ω= kR 1001
Ω= kRf 400
Ω== kRRR fp 20//1
fI1I
)(+I
)(−I
วธทา ( )
100 20 1202os
B
II I nA nA nA
−= + = + =
( )
100 20 802os
B
II I nA nA nA
+= − = − =
( ) ( )80 80 6.4pu R I k nA mV
+ += − = − Ω⋅ = −
( )
11
6.464
100
u mVI nA
R k+= − = =
Ω
ELECTRONIC CIRCUIT DESIGN 55
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1( )120 64 56
fI I I nA nA nA
−= − = − =
ดงนน
( ) ( )400 56 6.4
fa R f f
u u u R I u k nA mVε + += + = ⋅ + = Ω⋅ −
16au mVε =
เปรยบเทยบผลทไดกบการใชสมการ (10)
400 40 16a osfu R I k nA mVε = ⋅ = Ω× =
ปญหา 5: ออปแอมปวงจรเดยวกบตวอยางขางบน ม 6 , 100os Bu mV I nA= = และ
40osI nA= จงคานวณหา au ε : Output Error Voltage และเปรยบเทยบผลทไดกบการใชสมการ (10)
ในบางวงจร ,os B
u I และ osI กสงผลกบวงจรมากกวาการทาใหเกดเพยงแรงดน
คลาดเคลอน (Error Voltage) ทเอาตพตของวงจร
ตวอยาง 3: ออปแอมปม 0osu mV= ตอเปนวงจรอนทเกรเตอร (Integrator) ดงในรป จงหาขนาดของ au ε
-
+ εau0=iu
R
C
CI
)(+I
)(−I
V0
วธทา จากวงจร
( ) cI I−
=
( )0
1t
a cu u I dtcε −
= = ∫ …..(a)
จากสมการ (a) จะเหนขนาดของ au ε จะมขนาดเพมขนเรอยๆ จนมขนาดเทากบ แรงดนไฟเลยง (Supply Voltage) (ถงแม
iu เปนศนย)
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 56
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
εau
plyu sup
t ในการแกปญหานเราอาจใชตวตานทานมาตอขนานกบตวเกบประจในวงจร เพอเปนทางผาน
ในการคายประจของตวเกบประจนนเอง
-
+ auiu
1R
C
2R
การออกแบบวงจรชดเชยคาผดพลาดเนองจาก Offset ภายนอก
Network
-
+ εauosu
)(−I
)(+I
ku
kI
เมอพจารณาวงจรออปแอมปทวๆไปจะเหนไดวา ประกอบขนจาก 2 สวนใหญคอ
1. ตวออปแอมป 2. โครงขาย (Network) ทตออยภายนอกเขากบตวออปแอมป
ELECTRONIC CIRCUIT DESIGN 57
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สาเหตของ Output Error Voltage เปนผลมาจาก , osBI I และ osu ซงเปนขนาดของ
กระแสและแรงดน ดงนนจงเปนไปไดทเราจะใชแหลงจายกระแส หรอแหลงจายแรงดนทเหมาะสม ตอเชอมในตาแหนงทเหมาะสมของโครงขาย (Network) เพอกาจด Input Error เหลาน
มขอควรคานงในการกาจด Offset Error สาหรบการชดเชยภายนอก (Externall
Compensation) คอ 1. สามารถกาจดขนาดของ Output Offset Error Voltage ใหอยภายในพกดความเผอ
(Tolerance) ทตองการ 2. มผลกระทบตอลกษณะสมบตของวงจรทงหมดนอยทสด 3. สงผลไปสสาเหตของ Offset Error ไดโดยตรง 4. สามารถปรบตาแหนงคาไดงาย
ตวอยาง 4: ออปแอมปม 5 ; 80 ; 40os osBu mV I nA I nA= = = ตอเปนวงจรขยายแบบไม
กลบเฟส โดยใชแหลงจายกระแสทาการกาจด Offset Error ตองการหาขนาดของแหลงจายกระแสน
-
+
mVuos 5=
kI
Ω= kR 1001 1I
AΩ= kRf 500
fI
0=εau
)(−IVu i 0=
วธทา
จากวงจร ( )
80 20 1002os
B
II I nA nA nA
−= + = + =
1
550
100mV
I nAk
= =Ω
510
500f
mVI nA
k= =
Ω
ใช KCL ท Node A ; 0I =∑ นนคอ
1 ( )k fI I I I
−= + +
50 100 10nA nA nA= + + 160
kI nA=
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 58
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การสรางแหลงจายกระแส
เราสามารถใชตวตานทานk
R ซงมคาสงมากตออนกรมกบแหลงจายแรงดน โดยกาหนดให
kR ⟩⟩ความตานทานภาระ (Load Resistance);
LR
SukR
LR
kI
k
Sk I
UI ≈ kR LR
Equivalent Circuit of Current Source จากตวอยาง ถาเราเลอก
110
kR R= ดงนน 1
kR M= Ω จะไดเงอนไขของแหลงจายกระแส
ตามวงจรขางลางน
Su
Ω= kRk 1
mV5nAI k 160=
จากวงจร 5 160 1 5s k ku I R mV nA M nA= ⋅ + = × Ω+
165su mV= แตควรสรางใหมความเผอไวตามขอควรคานงในขอ 1 ดงนนเราจะเลอก su ใหปรบคาไดในชวง 200mV± จงไดสรางวงจรแหลงจายกระแส ตามวงจร
จากวงจรดานขางน จะมแรงดนตกครอม POT อย 400
POTu mV=
400
805POT
mvR
mA= = Ω
ดงนนจะเลอกคา 100
POTR = Ω
ซงจะทาใหไดคา 5 100
POTu mA′ = ⋅ Ω
= 500mV
POTu POTR
R
R
mV200−
mV200+
Ω= MRk 1
kI
V15+
V15−
ELECTRONIC CIRCUIT DESIGN 59
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
15 2503
5V mV
R kmA
−= ≈ Ω
สรปวาเราจะไดแหลงจายกระแสทสรางขนมามขนาด ตามวงจรขางลาง
nAI k 250±= M1
Equivalent Current Source ตวอยาง 5 ถาวงจรออปแอมป จากตวอยางทแลว เปลยนเปนวงจรขยายแบบไมกลบเฟส (Non-Inverting Amplifier) ตองการหาคาแหลงจายกระแสทคานวณไดจะมผลตออตราขยายของวงจรอยางไร
-
+
ΩkR100
1
Ω= kRf 500
au
iu
Current
Source
วธทา
ขณะทไมตอแหลงจายกระแส
1
5001 1 6
100fa
v
i
Ru kA
u R k
⎛ ⎞ ⎛ ⎞Ω⎟⎜ ⎟⎟ ⎜⎜= = + = + =⎟⎟ ⎜⎜ ⎟⎜⎟ ⎝ ⎠⎟⎜ Ω⎝ ⎠
เมอตอแหลงจายกระแส จะพบวา ความตานทานภายใน (Internal Resistance); k
R ของแหลงจายกระแสจะตอขนานอยกบ
1R ดงนนจะได
11 1
1
100 500// 90.9
100 500k
kk
R R k kR R R k
R R k k
⋅ Ω ⋅ Ω′ = = = = Ω+ Ω+ Ω
ดงนน อตราขยายของวงจรจะกลายเปน
5001 1 6.5
90.9fa
v
i i
Ru kA
u R k
⎛ ⎞ ⎛ ⎞Ω⎟⎜ ⎟⎟ ⎜⎜= = + = + =⎟⎟ ⎜⎜ ⎟⎜⎟ ⎝ ⎠⎟⎜ Ω⎝ ⎠
จะเหนวา อตราขยายมากกวาเดม 0.5 หรอ 8.33%
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 60
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากตวอยางนจะไดวา ความตานทานภายใน; k
R ของแหลงจายกระแสเปนสาเหตทาใหลกษณะสมบต (อตราขยายแรงดน) ของวงจรเปลยนไป ดงนนในการใชงานจรง เราตองเลอกระหวางแรงดน Offset ทเกดขนกบลกษณะสมบตของวงจรทเปลยนไป ซงในการเลอกตองพจารณาจากลกษณะงานทใช ยกตวอยาง เชน ในวงจรวด (Measurement Circuit) แรงดน offset ไมควรมอยางเดดขาด เพราะจะทาใหคณสมบตของวงจรวดนนไม Linear แตในวงจรขยายแรงดน offset สามารถยอมรบไดเปนตน ตวอยาง 6: จากวงจรขยายแบบไมกลบเฟส ในตวอยางทแลวเปลยนมาใชวธกาจด offset Voltage โดยวธใชแหลงจายแรงดน ตองการหาขนาดของแหลงจายแรงดน
0=εau
-
+
ku1I
Ω= kR 1001
mV5Ω= kRf 500
nAI 100)( =−
0=iu
m V5
fI
วธทา
จากวงจร 510
500f
mVI nA
k= =
Ω
1 ( )100 10 110
fI I I nA nA nA
−= + = + =
ดงนนขนาดของ 1 1
5 110 100 5 16k
u I R mA nA k mV mV= + = × Ω+ = การสรางแหลงจายแรงดน
SukR
LR
Voltage Source
SRS
k
S uRR
⋅≈ku
Sea RR ≈
ELECTRONIC CIRCUIT DESIGN 61
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากตวอยาง 6 ถาเลอกคา 1 1100s
RR k= = Ω ในการสรางแหลงจายแรงดน เรากจะได
เงอนไขของแหลงจายแรงดนทจะสรางตามวงจรขางลางน
nAI k 110=
kuΩ= kRS 1
mV16
จากวงจร 16 1 110 16sk k
u I R mV k nA mV= ⋅ + = Ω× +
16.11 16k
u mV mV= ≈
จากนนไดสรางวงจรแหลงจายแรงดนโดยอาศยแหลงจายกาลงทใชเลยงออปแอมป นนเอง ตามลกษณะวงจรดานลาง
จากวงจร เลอกใช 100 100sk
R R k= = Ω 100
161
ks k
s
R ku u mV
R kΩ
≈ =Ω
1.6k
u V=
1.616
100k
VI A
kμ≈ =
Ω
กาหนดให 1 16
Q kI mA I Aμ= ⟩⟩ =
ดงนน สามารถคานวณหาคาอปกรณไดดงน
2 2.163.2
1s
POTQ
u VR k
I mA= = = Ω
15 15 1.613.4
1 1sV u V V
R kmA mA− −
= = = Ω
คาถาม: ทง POT และ R ทคานวณได ไมมในตลาด พจารณาวา ควรเลอกใชคาเทาไร จงจะเหมาะสม
QI
POTR
R
R
V6.1
Ω= kRk 100kI
V15+
V15−
Ωk1
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 62
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหา 6: จากวงจรในตวอยางทแลว ตองการคานวณวา หลงจากทตอ Voltage Source เขาไปในวงจรแลว Gain ของวงจร เปลยนไปจากเดมเทาไร ?
การสรางวงจร Compensation Current Source
1 2
1 2
1000k
R RR
R R
⋅≥ ⋅
+ …..(11)
ในกรณทตองการกระแส
kI คาตามากๆ ควรใชวงจรในรป (b) จะเหมาะสมกวา
การสรางวงจร Compensation Voltage Source
1,000.....5, 000kR
r= 1 2
1 2
a
R Rr R
R R⟨⟨ =
+ …..(12)
2R
kRkI
1R
POTR
Su+
Su−
-
+ au
aR
POT
Su+
kI
Su−
kR1r
2r
POT
Su+
ku
Su−
kReR
r
-
+
2R
au
1R
iu
POT
Su+
ku
Su−
kR1R
r
-
+
2R
auaR
iu
ELECTRONIC CIRCUIT DESIGN 63
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Input Bias Current and Offset Current VS. Temperature ทง Input Bias Current ( )
BI และ Offset Current ( )osI ตางกเปลยนแปลงเมออณหภม
เปลยนไป ดงกราฟ
BI
OSI100
200
)(nAI
25 125)( CT
ถาตองการลด Offset Error อนเนองจากผลการเปลยนแปลงอณหภมแลว วงจรสาหรบ Offset
Current Compensation จงจาเปนตองสามารถปรบกระแสใหไดใกลเคยงกบการเปลยนแปลงของ B
I
และ osI เมออณหภมเปลยนไป
การสรางวงจร Offset Current Compensation ทเปนอสระตออณหภม หลกการ คอ เราจะใชอปกรณทมการเปลยนแปลงลกษระตามอณหภมเขามาชวยในการชดเชย
au
fRkI
EI
ER
Su+
Su−
1R
iu
-
+
Q
จากวงจร ( )s sBEsE BE
E E
u u uI u u
R R
+ − += ≈ ⟨⟨ +
sEk
E
I uI
Rβ β+
≈ =⋅
จะเหนวา 1k
Iβ
∼
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 64
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
แตคาอตราขยายกระแสไฟฟาตรง ( )β กขนอยกบอณหภมดวย กลาวคอ เมออณหภมสงขน คา β จะสงขนตาม ซงจะสงผลให คา
kI ลดลง
ดงนน เมออณหภมสงขน คา B
I และ osI จะลดลงตามกราฟ แตในขณะเดยวกน คากระแส k
I ทใชในการ Compensated กจะมคาลดลงเชนเดยวกน ซงสงผลใหวงจร ไมเกดการเปลยนแปลงขน
สาหรบวงจรดงกลาว จะตองเลอกใชทรานซสเตอรทม Base-Current Characteristics ใหใกลเคยงกบ Bias Current Characteristics ของออปแอมปใหมากทสดเทาทจะทาได ตลอดยานอณหภมการใชงาน
วงจรขางบนน แหลงจายกระแสทขาอมตเตอรของทรานซสเตอร
1Q ถามผลทาใหขนาดของ
kI คงทโดยไมขนอยกบระดบของ xu
-
+
2R
Su+
Su−
1R
kI
สวนวงจรขางบนน สามารถกาหนดขนาดของ Input Bias Current ( )
BI ของแตละอนพตได
โดยการปรบคาของ 1
R และ 2
R
-
+
Su+
Su−xu
kI1Q
1R
-
+
Su+
Su−xu
kI1Q
OI
2RSu−
Current Source
ELECTRONIC CIRCUIT DESIGN 65
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การสรางแหลงจายกระแส หรอ แหลงจายแรงดนเพอใชในการ Compensated Offset Error ของออปแอมปโดยใช Active Device อยางทรานซสเตอรเขามาชวยนน โดยทวไป จะมคณสมบตตางๆ ทเหนอกวา แบบทใช Passive Device เพยงอยางเดยว แตการออกแบบจะยงยากกวา วงจรดานลางน เปนตวอยางในการนาออปแอมปทตอแบบ Buffer มาชวยกนระหวางแหลงจายแรงดนกบออปแอมปทใชในงานจรง มผลทาใหแหลงจายแรงดนมความตานทานเอาตพตตามากจงมผลตออตราขยายของวงจรนอยมาก
Su−
-
+
-
+
Su+
au
POTR3R
2R
1R
aR
iu
fR
Voltage Source
Offset Current VS. Offset Voltage ในวงจร ตอไปน เราจะมาพจารณาวาระหวาง Offset Current ( )osI และ Offset Voltage ( )osu
อยางไหนจะสงผลใหเกด Errors Voltage ท Output ไดมากกวากน พจารณาจากสมการ (10) จะได
1
1
fa os osf
R Ru I R u
Rε
+= ⋅ + ⋅
ถา 1
1
fos osf
R RI R u
R
+⋅ ⟩ ⋅ แลว แสดงวา osI สงผลตอวงจรมากกวา นนคอ
1
1
fos os
f
R RI u
R R⋅ ⟩
+ หรอ
1
11
// Re tanf ososf
osf
R R uR R R Offset sis ce
R R I= ⟩ = =
+
PRACTICAL OP-AMP’S APPLICATION PROBLEMS AND THEIR SOLUTIONS 66
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงนน สามารถบอกไดวา วงจรทม Impedance สง osI จะมแนวโนมทจะสงผลตอวงจร
มากกวา osu จรงหรอไม ?
ปญหาเพมเตม 1. ตองการหาคาของ pR เพอใช Compensation ผลของ Input Bias Current
ถาออปแอมปม 5 ; 50os osu mV I nA= = ตองการหา au ε : Output offset Voltage
-
+
Ω= kR 1001 Ω= kRf 500
Ω= kR 1002
pR
1u
2u
2. ตองการหาคาของ pR เพอกาจดผลอนเนองมาจาก Input Bias Current
ถาออปแอมปม 5 ; 50os osu mV I nA= = จงหา Output offset Voltage : au ε
-
+
Ω= MR 1
pR
0=iu
FC μ1=
3. ถาออปแอมปทใชในวงจรนม 6 ; 40os osu mV I nA= = และ 100B
I nA= ตองการหา
Output offset Voltage ; au ε
-
+ εau0=iu
osu
)(−I
)(+I
ELECTRONIC CIRCUIT DESIGN 67
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
4. จงหาคาของ pR เพอ Compensate B
I ของออปแอมป
ถาออปแอมป ม 6 ; 50os osu mV I nA= = แลว จงหา Output offset Error : au ε
-
+
Ω= kR 201
pRiu
Ω= kR 202
Ω= kR 503
เอกสารประกอบการสอน
วชา 222210 การออกแบบวงจรอเลกทรอนกส
เรอง
การปองกนออปแอมป
Protection Against some Failure modes
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONICS CIRCUIT DESIGN 69
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การปองกนออปแอมป
การปองกนออปแอมปจากแหลงจายกาลง
การปองกนออปแอมปจากการตอแหลงจายกาลงผดขว หากแหลงจายกาลงทตอเขากบออปแอมปเกดกลบขวเพยงชวขณะเทานน กระแสทไหลผานออปแอมปไปขณะนนกมากพอทจะทาใหเกดความเสยหายทตวออปแอมปได การปองกนออปแอมปจากการตอแหลงจายกาลงผดขว สาหรบออปแอมปตวเดยวสามารถทาได โดยการตอไดโอดเขากบขวตอแหลงจายกาลงของออปแอมป ดงวงจรขางลาง
-
+
Su+
Su−
ในกรณทตองการปองกน ออปแอมปหลายๆตว พรอมกนสามารถทาไดดงน
-
+
-
+
Su+
Su−
ไดโอดทใชจะตองสามารถทนกระแสไดสงกวาฟวส หรอ Short-circuit Current Limit ของ แหลงจายกาลงทใช เมอเกดการตอผดขว กจะเกดการลดวงจรทแหลงจายกาลงขน โดยผานไดโอดทงสอง ซงจะมผลทาใหฟวสขาดหรอแหลงจายกาลงอยในสภาวะจากดกระแส (Current Limit)
PROTECTION AGAINST SOME FAILURE MODES 70
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การปองกนออปแอมปจากการตอแหลงจายกาลงเกน ออปแอมปแตละตว สามารถใชกบขนาดของแหลงจายกาลงทมขดจากด ดงนนถาปรากฏ
วาเกดสภาวะแรงดนเกนกวาทกาหนดไว ซงสามารถพจารณาไดจาก Data sheet เพยงชวงเวลาสนๆ แลว กอาจทาความเสยหาย แกตวออปแอมปได
การปองกนสภาวะแรงดนเกนแบบงายๆ สามรถกระทาได ดงน
36 18
43 22Z
Z
u V for V Op Amp
u V for V Op Amp
= ± −
= ± −
วงจรขางบนสามารถปรบปรงใหดขน โดยใชแหลงจายกระแส
จากวงจร เมอเกดสภาวะแรงดนเกน ซเนอรไดโอดจะอยในสภาวะ “on” กระแสทผาน FET จะมคาเทากบ
DSSI :Drain Source Saturation Current ทาให FET มลกษณะเปน High
Impedance Current Source เพอรองรบสภาวะแรงดนเกนทเกดขนไมทาใหเกดการ Breakdown ในตว FET
-
+
Zener
Diode
Ω≈ 100R
u+
u−
-
+
-
+
u+
u−u−
u+
ELECTRONICS CIRCUIT DESIGN 71
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การปองกนภาคอนพตของออปแอมป Differential Input Breakdown
ภาคอนพตของออปแอมป สามารถถกเขยนเปนวงจรเทยบเทา ซงประกอบดวยซเนอร
ไดโอดสองตวตอกนดงรปทางขวา ถาปรากฏวา Differential Input Voltage;
Du มคามากกวาแรงดนซเนอร;
Zu ของดวยซ
เนอรไดโอดแลว กระแสทไหลผานวงจรภาคอนพต กจะถกกาหนดโดยคาความตานทานทตอกบวงจรภาคอนพตของออปแอมป ถาหากวา คาของความตานทานตาเกนไป ขนาดกระแสจะไหลผานวงจรภาคอนพตของอนพตได โดยทวไปแลว วงจรภาคอนพตกสามารถสรางความเสยหายใหกบออปแอมปได โดยทวไปแลว วงจรภาคอนพตของออปแอมป จะสามารถทนกระแสไดไมเกน 50 mA กระแสปรมาณมากทไหลเขาสภาคอนพตของออปแอมป แมวาจะไมถงระดบทสรางความเสยหายอยางถาวร แกตวออปแอมปกตาม แตกอาจทาใหเกดการเปลยนแปลงอยางถาวรแกคาตวแปรทางดานไฟตรงของดานภาคอนพตได เชน Bias, Offset, Gain และ Noise เปนตน Differential Input Voltage Range ของออปแอมปแตละตวสามารถดไดจาก Data Sheet ออปแอมปบางตวกมวงจรปองกนอยภายใน แตหลายตวกไมม ถาเราใชออปแอมปตอเปนวงจรเปรยบเทยบแรงดน (Voltage Comparator) แลว แรงดนผลตาง ;
Du จะมขนาดเทากบ ผลตางของแรงดนทตองการเปรยบเทยบ ถาผลตางของแรงดนม
ขนาดมากกวาแรงดนซเนอรของทรานซสเตอรของภาคอนพตในตวออปแอมปแลว กจะสรางความเสยหายใหกบออปแอมปได ถาหากไมมการปองกน โดยทวไปแลว เราจะตอออปแอมปเปนชนดปอนกลบแบบลบ (Negative Feedback) ซงทาให
Du มขนาดเลกมาก แตเนองจากออปแอมปม Slew Rate ทจากด ถาแรงดนอนพต
เปลยนแปลงไปอยางรวดเรว แรงดนเอาตพตจะไมสามารถเปลยนตามไดทนท และในชวงนจะพบวา
Du มขนาดคอนขางสง
(+)
(-)
Du
PROTECTION AGAINST SOME FAILURE MODES 72
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-
+
10V
10VDu
iu au
iu
au
Du
t
t
t
-
+iu Du
1R
2R
au
iu
au
Du
t
t
จากวงจร aiDu u u= −
2 1
1 2 2
aiD
R Ru u u
R R R
⎛ ⎞⎟⎜ ⎟⎜= + ⋅ ⎟⎜ ⎟⎟⎜+ ⎝ ⎠
สาหรบออปแอมปทไมมการปองกนภาคอนพตในตวเชน 709, 725, 1537 เปนตน ถา
ตองการสรางวงจรปองกนภาคอนพต แลวสามารถทาไดงายๆ ดงในรป
ไดโอด: 1
D และ 2
D จะทาหนาทจากด
Du ทอนพตไมใหเกนกวา 0.7V สวน ตวตานทาน:
SR จะทาหนาทจากดกระแสท
ไหลผานไดโอด ซเนอรไดโอด:
1D และ
2D ทาหนาท
จากด D
u ทอนพต ไมใหเกนกวาแรงดนซเนอรท Base-Emitter ของ
-
+
SR
SR
1D
2DDu
-
+
SR
SR
1D 2D
ELECTRONICS CIRCUIT DESIGN 73
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ทรานซสเตอรทภาคอนพตของออปแอมป
ในกรณของออปแอมปทมวงจรปองกนภาคอนพตในตว เชน 108,118 เปนตน เราจาเปนตองตอ
SR เขากบอนพต เพอจากดกระแสทไหลเขาสออปแอมป คาของ
SR ทตอเขากบ
วงจรภาคอนพตนน มผลทาให Input Offset เพมนนดวย ยงคาของ S
R ยงสง Offset กจะยงมากขน คาของ
SR ไมควรเกน 10kΩ
SR
SR
นอกจาก S
R จะเพม Offset Error ใหกบวงจรแลว กระแสอนพตอนเนองมาจาก Clamp Diodes อนทาใหเกดความคลาดเคลอน ซงในบางครงกสรางปญหาใหกบวงจรไดโดยเฉพาะอยางยงวงจรเปรยบเทยบแรงดน เราสามารถปรบปรงวงจรปองกนภาคอนพต ใหดขนโดยใชวงจรขางลาง
-
+
1R 1R
2R Du
เมอแรงดนมคาใกลกบจด Trip Point ของวงจรเปรยบเทยบแรงดน ขนาดของแรงดนผลตางจะมคาตามาก ไดโอดทงสองจะ “off” และเกด Zero Gate Bias ท FET ทงสอง FET ทงสองม Low Channel Resistance: onr มผลทาใหวงจรอนพตมความตานทานตา เปนการลด Error Voltage เนองจาก Input bias current เมอสญญาณอนพต เลอนจาก Trip Point ทาให Gate-Source voltage;
GSu ของ FET
ตวใดตวหนงเพมข น (ทงนขนอยกบของ Input Signal) มผลทาให Charnel Resistance ; ของ FET เพมขน ซงจะมขนาดถง MegaOhm ทจด Pinch Off ทาใหกระแสตองไหลผาน
1R ทตอ
ขนานกบ FET ทอยในภาวะ Pinch Off และผาน FET ตวทเหลอ ซงม Low Channel
Resistance ทาให D
u ทออปแอมปถกทอนลงมาดวย Divider Factor 2
1 2
R
R R+
PROTECTION AGAINST SOME FAILURE MODES 74
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Common-Mode input breakdown ลองพจารณา ภาคอนพตของออปแอมปเบอร 101
ถาปรากฏวา สญญาณอนพตมขนาดมากกวา
u+ แลว Collector-base ของทรานซสเตอร กจะอยในลกษณะไดรบไบอสตรง ซงมผลทาให กระแสจานวนมากไหลจาก Base ไปส Collector ถาขนาดของกระแสสงพอกจะสรางความเสยหายใหกบออปแอมปอยางถาวรโดยทวไปแลวกระแสนจะมขนาดประมาณ 10 mA
สาหรบการแกไขปญหาดงกลาว สามารถทาไดงายๆ โดยการตอ
SR เขาทอนพตทงสองตาม
วงจรดานขางนโดยคานงถงขนาดของสญญาณอน พต และ Worse Case Current เปนหลก
1 10S
R k k= Ω− Ω
สวนออปแอมปเบอรใดๆ สามารถใชวงจรปองกนไดดงรปขางลาง
-
+SR
SR
LimitU+
Limitu−
( )
10signal peak
S
uR
mA=
SR นคดในกรณ Worse Case โดยสมมตให 0
Limitu V± =
+U
-
+101
SR
SR
ELECTRONICS CIRCUIT DESIGN 75
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การปองกนการลดวงจรทเอาตพต โดยทวไปแลว ออปแอมปจะมวงจรปองกนการลดวงจรทเอาตพตอยในตว แตสาหรบออปแอมปทไมมวงจรปองกนการลดวงจรทเอาตพตในตว โดยเฉพาะอยางยง ออปแอมปทผลตขนในยคแรกๆ แตกยงมใชอยจนถงปจจบน เชน 709 เปนตนจงมความจาเปนทจะตองทาการจากดกระแสทเอาตพต ในกรณทเกดการลดวงจรขน ซงทาไดงายโดยการตอ
SR ทเอาตพตของออปแอมปภายใน
วงปอนกลบ (Feedback Loop)
-
+
SR
fZ
จากวงจรขางบน คา S
R ทใชควรอยในยานประมาณ 220Ω ซงทาใหเอาตพตอมพแดนซรวมของวงจรเปลยนไปจากเดมไมมากนก การทเพม
SR เขาทเอาตพต นอกจากจะปองกนการลดวงจรแลว ยงมผลทาใหเสถยรภาพ
(Stability) ของวงจรดขน โดยเฉพาะอยางยงใน กรณทภาระ (Load) ของวงจรเปนแบบ Capacitive ดงนนในบางครง เราจะพบวงจรทม
SR ตอทเอาตพต แมวาออปแอมปจะมวงจรปองกนการ
ลดวงจรทเอาตพตอยในตวแลวกตาม ทงนกเพอเพมเสถยรภาพใหกบวงจรนนเอง การปองกนการลดวงจรดวยวธการขางบนดงไดกลาวไปแลวนน มผลทาใหเอาตพตอมพแดนซเพมขนดวย ถาตองการปรบปรงใหดขน กสามารถเปลยนมาใช Active Component ในการสรางวงจรปองกน ทงนตองพจารณาถง ความเหมาะสมดวย เราอาจใชวธของแหลงจายกระแส (ดงในเรองของ Over Voltage Protection) ในการจากดกระแสทไหลผานตวออปแอมป ซงกจะมผลตอการจากดกระแสเอาตพตของออปแอมปดวย การปองกนสภาวะ Latch-up ขณะทใชงานออปแอมปเมอมการจายแรงดนอนพตทมการเปลยนแปลงสงกวาระดบของแรงดนจากแหลงจายกาลง กจะทาใหแรงดนเอาตพตมคามากเกนแรงดนอมตว (Saturation Voltage) ( )sat
V± มผลทาใหการปอนกลบเปลยนจากแบบลบเปนแบบบวกดวยตวเอง ในทสด แรงดนเอาตพตจะถก Lock ไวทแรงดนน ถงแมวา ระดบแรงดนอนพตจะลดลงแลวกตาม เราสามารถปองกนปญหา Latch-up โดยใชไดโอดตอดงวงจรขางลาง
-
+
PROTECTION AGAINST SOME FAILURE MODES 76
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การเพมเสถยรภาพในวงจรทประกอบดวยออปแอมป การออกแบบวงจรทใชออปแอมป เพอประสทธภาพในการทางานของวงจรควรกระทาการดงน 1. ในการออกแบบลายวงจรพมพ (Print Circuit Board) ควรมการออกแบบตาแหนงการวาง
อปกรณ (Lay Out) ใหใกลเลขสนทสด และหลกเลยงการใช Jumper 2. การเดนสายไฟภายนอกวงจรควรใชสายทส นทสด เทาทจะทาได 3. ลด Impedance ของกราวนรวมใหเหลอนอยทสด 4. ทาใหแหลงจายไฟทมาเลยงออปแอมปมคาคงทตลอดเวลา ซงสามารถทาไดโดยการ
Decoupling สญญาณรบกวน โดยใชตวเกบประจไมมข วชนดแทนทาลมขนาด 0.1 หรอ 1 Fμ ตอตามวงจรดานลางน
-
+
v+
v−
2c
1c
การตอตวเกบประจครอมตวตานทานปอนกลบ (Feedback Resistor) ( )f
R ตามวงจร
ขางลางทงนเพอแกปญหาของ Stay Capacitance ( )S
C ซงเปนคาความจเสมอนทเกดขนมาจากคาความจของสายไฟหรอ คาความจทเกดมาจากขวตออนพตของออปแอมปเอง
-
+Stray Capacitance,
1R
iu
fR
pFCf 103 −=
ouSC
ELECTRONICS CIRCUIT DESIGN 77
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-
+
Ω≈ 100SR1R
iu
fR
fC
SC ou
นอกจากนแลวการตอตวตานทานS
R ตามวงจรดานบน ยงจะชวยแกปญหาจากคา Stray Capacitance,
SC ทเอาตพตไดอก นอกเหนอจากการทาหนาทเปนวงจรปองกนการลดวงจรท
เอาตพต
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
ผลกระทบจากอตราขยายลปเปดทมคาจากด
Effects of Finite Open – Loop Gain
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
EFFECTS OF FINITE OPEN – LOOP GAIN 79
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ผลกระทบจากอตราขยายลปเปดทมคาจากด
อตราขยายลปเปดจากด; D
A
ในหลาย ๆ กรณ เราสามารถสมมตให อตราขยายลปเปด (Open Loop Gain); D
A → ∞ เพองายตอการคานวณ แตทจรงแลว
DA มคาทแนนอน ซงมผลตอ อตราขยายลปปด (Closed –
Loop Gain); uA ของวงจรดวย วงจรขยายแบบไมกลบเฟสทมอตราขยายลปเปดจากด
-
+
2Z
1Z
iuou
อตราขยายลปปด, au
i
uA
u=
สามารถเขยนไดดงน
1
1 2
1
Du
D
AA Z
AZ Z
=+ ⋅
+
…..(1)
หรอ 1
1 2 1 2
11
1 2
1
D
u
D
ZA
Z Z Z ZA ZZ A
Z Z
⋅+ +
= ⋅+
+
…..(2)
โดยกาหนดให 1
1 2f
Zk
Z Z=
+ …..(3)
แทนคา
fk ลงในสมการ (2) จะได
1 2
11
D fu
D f
A kZ ZA
Z A k
⋅+= ⋅
+ ⋅ …..(4)
ELECTRONIC CIRCUIT DESIGN 80
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรขยายแบบกลบเฟสทมอตราขยายลปเปดจากด
-
+
2Z
iuau
1Z
เราสามารถเขยนสมการของอตราขยายลปปดได เชนเดยวกบวงจรขยายแบบไมกลบเฟส
2
11
D fu
D f
A kZA
Z A k
⋅= − ⋅
+ ⋅ …..(5)
นอกจากน ยงขนอยกบความถดวย ดงนนเราสามารถเขยนสมการ (4) และ (5) ใหมไดดงน
วงจรขยายแบบไมกลบเฟส
1 2
1
( ) ( )
1 ( ) ( )D f
u
D f
A S k SZ ZA
Z A S k S
⋅+= ⋅
+ ⋅ …(6)
วงจรขยายแบบกลบเฟส
2
1
( ) ( )
1 ( ) ( )D f
u
D f
A S k SZA
Z A S k S
⋅= − ⋅
+ ⋅ ..…(7)
ถาเรากาหนดให S jω= แลว
1 ( ) ( ) 1 ( ) ( )D f D f
A S k S A j k jω ω+ ⋅ = + ⋅
และถาปรากฏวา ( ) ( ) 1 j
D fA j k j e πω ω⋅ = − = แลว 1 ( ) ( ) 0
D fA j k jω ω+ ⋅ =
นนคอ uA → ∞ “Oscillation”
EFFECTS OF FINITE OPEN – LOOP GAIN 81
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การตอบสนองความถของอตราขยายลปเปด; D
A ออปแอมปตวหนงๆ ประกอบขนจากวงจรขยายหลายๆ ภาคทตอ Cascade เขาดวยกน
iu 1A 2A nA au
nD AAAA ⋅⋅⋅= ....21 แตละภาคสามารถพจารณาเปน RC – Lowpass Amplifier ทมอตราขยาย
kA และ
สามารถเขยนเปนสมการไดดงน
( )1 1
ok okk
c c
A AA fj j
f
ω ωω
= =+ +
..…(8)
okA = อตราขยายทางไฟตรงของวงจรขยาย
cf = ความถคตออฟของวงจรขยาย
)(dBAk
ϕ°0
°45
°90
cff
cff
0.1 1 10 100
0.1 1 10 100
-3dB
20dB/Decade
ทความถคตออฟ; cf
( ) 0.7072ok
ck ok
AA f f A= = =
หรอตากวา
okA อย 3dB
ELECTRONIC CIRCUIT DESIGN 82
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
และ Phase Shift; ϕ ( )
( )
1tan
45
90
c
c
ff
f f
f
ϕ
ϕ
ϕ
−
°
°
⎛ ⎞⎟⎜ ⎟= − ⎜ ⎟⎜ ⎟⎜⎝ ⎠
= = −
→ ∞ = −
ตวอยาง 1: ออปแอมปตวหนงประกอบดวยวงจรขยาย 3 ภาค ดวยกนคอ A01 = 40dB; fc1 =1kHz A02 = 30dB ; fc2 = 1 kHz A03 = 13dB ; fc3 =100kHz ตองการเขยน Bode – Diagram ของออปแอมป
ϕ
°− 45
°− 90
°−135
°− 180
°− 225
°− 270
°0
0.1
0.1
1
1 10
10 100
100
1000
1000
f(kHz)
f(kHz)
)(dBkA
-20dB/Decade
-40dB/Decade
-60dB/Decade
0
20
40
60
80
1cf 2cf 3cf
321 ϕϕϕ ++
จากตวอยาง จะเหนไดวา ไมแตเฉพาะอตราขยาย,
DA จะขนกบความถเทานน คา Phase
Shift ; ϕ กจะเปลยนไปตามความถดวย ออปแอมปโดยทวไปแลว จะตองตอเขากบโครงขายปอนกลบ (Feedback Network) เพอใหได ฟงกชนทตองการ แตเนองจากผลของความถตออตราขยายและเฟสกอาจทาใหการปอนกลบแบบลบเปลยนไปเปนการปอนกลบแบบบวกได หากไมมการจดการกบวงจรทเหมาะสม จะเปนผลใหวงจรสญเสยเสถยรภาพได
เราลองพจารณา 1 ( ) ( )D f
A kω ω+ ⋅ ของสมการ (6)และ(7)
กาหนดให ( ) ( ) ( )
D fT A kω ω ω= ⋅ ..…(9)
EFFECTS OF FINITE OPEN – LOOP GAIN 83
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )T ω เราเรยกวา “Loop Gain” ถาเราลองสมมตวา โครงขายปอนกลบประกอบดวย Ohmic Resistance ซงไมขนกบความถ
dB
f
f
ϕ
Mϕ
Mα
°− 90
°−180
cffk
1
oTminT
Mf
จาก Bode Diagram ขางตนจะเหนวาเสน 1
fk
จะตดกบ D
A ทความถ Mf ดงนนท
; 1M Mf T = หรอ 0 dB
สาหรบ M
α เรยกวา “Phase Margin”
180M M
α ϕ°= − …..(10)
เราจะใชคาของ
Mα ในการประเมนถงเสถยรภาพของวงจร
ถา Loop Gain ; ( ) ( ) ( ) 1
D fT A kω ω ω= ⋅ >> แลว
จากสมการ (6) จะได Noniverting Amp Gain
1 2
1
1( )
( )u
f
Z ZA
Z kω
ω+
= = …..(11)
ELECTRONIC CIRCUIT DESIGN 84
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
และจากสมการ (7) จะได Inverting Amp Gain
2
1
1( ) 1
( )u
f
ZA
Z kω
ω= − = − …..(12)
0f
f
)(oT)(fT
fk1
1cf Mf
จาก Bode Diagram จะเหนไดวา ( )T ω เปลยนไปตามความถ (ลดลง) ดวยท ( ) 1
M Mf T f→ = ท
Mf นเราเรยกวา “Unity Loop Gain”
ดงนนถาตองการรกษาเงอนไขเพอทาให ( ) 1T ω >> แลว ความถทใชจะตองตากวา
Mf
มาก จากสมการ (6) และ (7) พบวาสวนททาใหเกด Gain Error กคอ
( ) ( ) ( ) 111 ( ) ( ) 1 ( ) 1( )
D f
D f
A k TA k T
T
ω ω ωω ω ω
ω
⋅= =
+ ⋅ + +
บางครงเราจงเรยกสวนนวา “Error Multiplier” สาหรบ Gain Error สามารถหาไดจาก
( ) 11
1 ( ) 1 ( )T
T Tωω ω
− =+ +
Gain Error(%) = 100%
1 ( )T ω+ …..(13)
EFFECTS OF FINITE OPEN – LOOP GAIN 85
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การชดเชยความถ (Frequency Compensation) ถา Loop Gain ของวงจรม Gain และ Phase Margin นอยเกนไปแลว วงจรกจะไมเสถยร (Unstable) Gain Margin คอขนาดของ Loop Gain ท Phase shift 180ϕ °= − โดยทวไปแลว Gain Margin ควรมคาอยางนอง 10 dB Phase Margin คอระยะหางของ Phase shift จาก 180°− ท Loop Gain เทากบ 0 dB โดยทวไปแลว Phase Margin ควรมคาอยางนอย 45° เราสามารถปรบปรงคาของ Gain และ Phase Margin ใหดขนไดโดยการตอ RC– Network คาทเหมาะสมเขากบวงจรออปแอมป ซงจะมผลทาใหการชดเชยความถของ Loop Gain เปลยนไป ตามความตองการ RC – Network นเรยกวา “ Compensation Network ” Lag Compensation หรอ Dominance – Pole Compensation
โดยทวไปแลว Open – loop Gain; ( )D
A S ของออปแอมปตวหนง สามารถเขยนไดดงน
1 2
( )
1 1 ....
oD
AA f
f fj j
f f
=⎛ ⎞⎛ ⎞⎟ ⎟⎜ ⎜⎟ ⎟⎜ + ⎜ +⎟ ⎟⎜ ⎜⎟ ⎟⎟ ⎟⎜ ⎜⎝ ⎠⎝ ⎠
..…(14)
ถาเราสามารถเพม Pole ใหกบ
DA ท pf โดยให
1pf f<< จะได
1( )
1D D
p
A A ffj
f
′ = ⋅+
จะพบวา Margin ของ
DA หลงจากการเพม Pole ดกวาเกามาก ถาเราให Unity Gain ของ
DA ′ เกดท
1f แลว เราจะได Phase Margin :
Mα เทากบ 45°
ออปแอมปเบอร 741 เปนแบบ Internal Lag Compensation จงไมจาเปนตองตอวงจร Compensation จากภายในอก
ELECTRONIC CIRCUIT DESIGN 86
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
f(Hz)
DA
pf Tf
5102 ×
1 10 100 310 410 510 610 จากรปดานบน เปนการตอบสนองความถของอตราขยายลปเปดของ 741 จะเหนไดวา ม
ความถคตออฟ pf = 10 Hz เทานน และความถท Unity Gain เรยกวา “ Transit Frequency ”
Tf
Tf = 1 MHz (Op – Amp เบอร 741)
โดยทวไปแลว จะมข วเตรยมไวทตวออปแอมป สาหรบวงจรชดเชยความถ และคาของ RC ทใชการทาตามคาแนะนาของ Data Sheet วงจร Lag Compensation มกอยในรปของวงจรกรองความถตาผาน (Low Pass Filter) ซง Dominance Pole Frequency; pf สามารถหาไดจาก
12pf RCπ
= ..…(15)
ตวอยางของวงจร Lag Compensation แบบตางๆ 1.) เปนการตอคา cC ทเหมาะสมตอทเอาตพตกบกราวนด ซงโดยทวไปแลว ความตานทาน
เอาตพต; oR จะมคาประมาณ 100Ω
oR
cC
ถาหากเราตองการ 10pf Hz= แลว สามารถคานวณหาคา cC จากสมการ (15)
EFFECTS OF FINITE OPEN – LOOP GAIN 87
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จะได 61 110
2 2 100 10co p
C FR f
μπ π
= =⋅ ⋅ × ×
159cC Fμ=
จะพบวาตองใช C ทมคาใหญ ซงหาไดยากสาหรบ C แบบไมมข ว 2.) วธน xR สามารถมคาสงได เพราะไมไดอยทวงจรเอาตพต จงไมมผลตอความตานทานเอาตพตของออปแอมป
xR
cC
2.) การชดเชยทกระทาทเอาตพตของ Input Differential Amp ซงมเอาตพตคอนขางสง cC ท
ตองการจงมคาตามาก ซงมกมคานอยกวา 0.1 Fμ
cC
+V
ELECTRONIC CIRCUIT DESIGN 88
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Lag Compensation แมวาจะสามารถรบประกนเสถยรภาพของวงจรไดเปนอยางด แตเรากเหนไดอยางชดเจนวา ทาให Bandwidth ของออปแอมปลดลงไปมาก ดงนน Lag Compensation จงเหมาะสาหรบวงจรใชงานในไฟตรง หรอความถตาเทานน
Lead Compensation
สาเหตหลกของการไมมรเสถยรภาพ (Instability) เกดจากการม Poles มากเกนไปใน Loop Gain ขณะทคาของ Loop-Gain จะมคาเทากบ 1 หรอ Unity Gain ขณะท Loop-Gain จะไปถง Unity- Gain Frequency จานวน Poles จะตองมคาไมเกน 2 วงจรจงจะเสถยร โดยเฉพาะอยางยงถา Pole ทสองอยท Unity-Gain Frequency พอดแลว เราจะได Phase Margin ; 45
M°=
เราสามารถลด Pole ของ Loop Gain ใหนอยลงไดโดยการเพม Zeros ใหกบ Loop Gain วธการดงกลาวน เรยกวา “ Lead Compensation”
จากสมการ (14) หลงจากการเพม 1z
fj
f
⎛ ⎞⎟⎜ ⎟+⎜ ⎟⎜ ⎟⎜⎝ ⎠ ใหกบ Loop Gain แลว เราจะได
Open loop Gain ของ Op-Amp ใหมคอ 1 ( )D D
z
fA j A S
f
⎛ ⎞⎟⎜′ ⎟= + ⋅⎜ ⎟⎜ ⎟⎜⎝ ⎠
f1
f2
-20dB/Decade
fZ
-40dB/Decade
f
วธการ Lead Compensation สามารถเพม Band-Width ใหกบวงจรออปแอมป ได แต
ในหลายๆกรณ Lead Compensation กใชไมไดผล
EFFECTS OF FINITE OPEN – LOOP GAIN 89
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-
+
1R
iu
pR
fR
fC
ou
จากวงจรขางบน เปนวธการ Lead Compensation โดย ตวเกบประจ; f
C ทตอขนานกบ
fR จะทาใหเกด Zero ใน Loop Gain ทความถ
12z
f f
fR Cπ
=⋅ ⋅
..…(16)
แตในขณะเดยวกนกทาใหเกด Pole ขนทความถ
( )1
1
zfp
R R ff
R
+ ⋅= …(17)
ปญหา 1: จงพสจนสมการ (16) และ (17) ขางบน
จากวงจรขางบนนถาหากวาอตราสวน 1
1
fR R
R
+ มคาไมสงพอกจะทาให zf และ pf อย
ใกลกนมาก ซงมผลทาให Compensation ไมไดผล
Lead - Lag Compensation
เพอใหการชดเชยความถมประสทธภาพสง เราจงมกเพมทง Pole และ Zero ใหกบ Loop Gain ในตาแหนง ความถทตองการ
ELECTRONIC CIRCUIT DESIGN 90
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
f1
With
Compensation
fZ
Lead-Lag Network
f
fp
f2
ตวอยางของวงจร Lead – Lag Compensation
xR
cR
cC
xR
cR cC
จากทงสองวงจรขางบน
1
2zc c
fRCπ
= …..(18)
( )1
2px c c
fR R Cπ
=+ ⋅
…..(19)
Input Lead – Lag Compensation
-
+
1R
1R
fR
pR
cR
cC
EFFECTS OF FINITE OPEN – LOOP GAIN 91
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากวงจรดานบน 12z
c c
fR Cπ
=⋅ ⋅
….(20)
( )1
1 1 12
fp
c c p c pf f f
R Rf
C R R R R R R R R R Rπ
+=
⋅ ⋅ + ⋅ + ⋅ + ⋅ + ⋅ …..(21)
Miller – Effect Lead – Lag Compensation
วธการนจะมผลทาให zf จะหกลางกบ Pole ท 1f พอด นอกจากนยงสามารถสราง Pole
ใหมขนมาท
2
12p
x c
fR A Cπ
=⋅ ⋅ ⋅
…..(22)
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
การตอบสนองความถของออปแอมป
Frequency Response of an Op – Amp
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
FREQUENCY RESPONSE OF AN OP-AMP 93
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การตอบสนองความถของออปแอมป
ออปแอมปถกสรางขนจากอปกรณสารกงตวนา ซงโดยทวไปไดแก BJT หรอ FET ซงอปกรณสารกงตวนาเหลานจะมการตอบสนองความถ (Frequency Response) ไดดทความถชวงหนงเทานน ซงชวงความถเราเรยกวา Bandwidth ในสวนของออปแอมป กมผลของการตอบสนองความถ เชนเดยวกนกลาวคอ เมอเราใชงานออปแอมปเปนวงจรขยาย ขณะทความถเพมขนจะทาใหวงจรเปลยนแปลงลกษณะสมบตอย 2 ประการคอ
1. อตราขยายแรงดนจะลดลง (ซงดไดจาก Output Voltage) 2. มมตางเฟสระหวางเอาตพต และอนพต จะมคาเพมขน ทเปนเชนนกเพราะในตวออปแอมปมคาความจแฝง (Stray Capacitance) ซงเกดจาก
โครงสรางภายในตวออปแอมปเอง สงทจะอธบายถงความสมพนธระหวางอตราขยายแรงดน และความถ เราจะใชกราฟซง
เรยกวา Magnitude Plot สวนความสมพนธระหวางมมตางเฟสกบความถ จะใชกราฟเรยกวา Phase Angle Plot
อยางไรกตามในบางกรณ เราอาจจะไมตองนาคาของมมตางเฟสมาพจารณา โดยเฉพาะ ออปแอมปทถกผลตออกมาในปจจบน เชน เบอร 741, 351 และ 771 เนองจากออปแอมปเหลานมคามมตางเฟสนอยกวา 90° ถงแมวาจะใชถง Cross over frequency (Cross – Over frequencyหมายถง ความถสงสดทสามารถใชไดกบออปแอมปตวนน ซงกหมายถง Unity – Gain Bandwidth (UGB) นนเอง ยกตวอยางสาหรบออปแอมป เบอร 741 จะม UGB = 1MHz)
อตราการเปลยนแปลงอตราขยายและมมตางเฟส ตอความถ เราสามารถใชเทคนคบางประการเพอทาใหมการเปลยนแปลงในทางทดข นได โดยใชตวตานทานและตวเกบประจ ซงเราจะเรยกอปกรณทอยในวงจรนวา โครงขายชดเชย (Compensation Network) ซงมอย 2 ชนดคอ Phase lag และ Phase lead Networks หลงจากตอโครงขายนไปแลว ไปแลวจะมขอบเขตการตอบสนองความถกวางขน
ออปแอมปทถกผลตมาในระยะหลง อยางเชนเบอร 741 จะเปนออปแอมปทมโครงขายการชดเชยความถภายใน (Internal Compensating Network) หมายถงวาไดมการชดเชยในตวออปแอมปมาเรยบรอยแลวในขนตอนการผลต
สวนออปแอมปทถกผลตในยคแรกแตยงมใชจนถงปจจบนอยางเชนเบอร 709 จะเปน ออปแอมปทมการชดเชยความถภายนอก (External Compensating Network) ซงจะตองมการตอโครงขายชดเชยภายนอกดวย โดย 709 จะมข วตอเตรยมไวใหสาหรบตอดวย สวนคาอปกรณจะขนอยกบผใชวาตองการอตราขยายและความถสมพนธกนอยางไร โดยผผลตจะบอกมาใน Data Sheet
ELECTRONIC CIRCUIT DESIGN 94
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การตอบสนองความถของออปแอมปทมการชดเชยความถภายใน ออปแอมปชนด Internally Compensated ทยกตวอยางคอเบอร 741
Break
frequency
+12
0+10
6
+80
+60
+40
+20
0
-20
1.0 5 10 100 1.0k 10k100
k1.0M
UGB
10M
f , frequency (Hz)
AO
L(f)
dB
, o
pen
-lo
op v
oltag
e gai
n
(dB
)
fo
จากกราฟแสดงถง ความถของออปแอมปเบอร 741 คา Unity – Gain Bandwidth ของ
741 ดไดจากกราฟพบวามคา 1MHz โดย 741 จะมคา Break Frequency อยท 5Hz ซงวดจากขณะทอตราขยายตกลงเหลอ 0.707
DA หรอ –3dB หลงจาก Break Frequency แลว อตราขยาย
ลปเปดจะตกลงดวยอตรา 20dB/Decade ในออปแอมป 741 จะมตวเกบประจคา 30pF ตอไวเปนอปกรณชดเชยความถภายใน
(Internal Compensating Component) โดยสามารถดโครงสรางภายในจาก Datasheet) ซงจะทาหนาทชวยควบคมอตราขยายลปเปดใหตกลงมาดวยอตรา 20dB/Decade หลงจากเลย Break Frequency ไปแลว เพราะในขณะทใชงานออปแอมปเปน Non Inverting หรอ Inverting Amplifier คาอตราขยายลปเปดจะตกลงมาดวยอตรา 20dB/Decade โดยทนท
อยางไรกตามถงแม ออปแอมปทเปนแบบชดเชยความถภายใน จะสะดวกในการใชงาน แตม Open – loop Bandwidth ทแคบมากๆยกตวอยางเชนเบอร 741 ม Open – loop Bandwidth หรอ Break Frequency เพยง 5Hz
การตอบสนองความถของออปแอมปทไมมการชดเชยความถภายใน
ออปแอมปทตองการอปกรณชดเชยความถภายนอก จะเรยกวา Noncompensated Op - Amp หรอบางครงจะเรยกการตอบสนองความถวา Tailored Frequency Response เพราะวาผใชสามารถใชการชดเชยความถ เพอปรบปรงการตอบสนองความถใหดข นได
คาของอตราขยายลปเปดของ Noncompensated Op - Amp จะมคาเปลยนแปลงตามคาของอปกรณชดเชยความถ (ตามกราฟ) ซงเปนของ Op - Amp เบอร 709
FREQUENCY RESPONSE OF AN OP-AMP 95
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากกราฟจะเหนวาขณะทใช 1 1
10 , 0C pF R= = Ω และ 2
3C pF= Bandwidth
ของออปแอมปจะมคาประมาณ 5KHz ในขณะทถา 2 1
5000 , 1.5C pF R= = Ω และ
2200C pF= Bandwidth จะมคาประมาณ 100Hz
วงจรเทยบเทาของออปแอมปทางความถสง ออปแอมปมขดจากดเรองการตอบสนองความถ เนองมาจากออปแอมปเอง มคาของความจไฟฟาอยภายใน โดยเราสามารถเขยนวงจรเทบยเทาไดดงน
iRoR
doVA ov
dv
1v
2v C+
−AmpOp −
โดยทวไป คาความจของออปแอมป จะเกดขนเนองมาจาก 1.ลกษณะสมบตของอปกรณสารกงตวนา (Physical Characteristics of Semiconductor
Devices) เนองจากอปกรณภายในโครงสรางของออปแอมปจะเปน FET หรอไมก BJT ซงตางกม Junction Capacitors อย มคาอยในยานของ pF และจะสงผลตอวงจรทความถสง
2. โครงสรางภายใน (Internal Construction) ของออปแอมป
อตราขยายลปเปดเทยบกบความถ จากวงจรเทยบเทาของออปแอมปทความถสง เราสามารถหาแรงดนเอาตพต; oV ไดจาก
100
80
60
40
20
0
-20
100 1k 10k 100k 1M 10M
AO
L(f)
dB
, o
pen
-lo
op v
oltag
e gai
n (
dB
)
f , frequency (Hz)
CT
V
A
s
°=
±=
25
15
C1 =5000pF , R
1 =1.5k , C2 =200pF
C1=500pF , R
1=1.5k , C
2=20pF
C1 =100pF , R
1 =1.5k , C2 =3pF
C1 =10pF , R
1 =0 , C2 =3pF709
2
3
18
5
6
1R1C 2C
ELECTRONIC CIRCUIT DESIGN 96
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )co o d
o c
jXv A v
R jX−
= ⋅−
เนองจาก 1j
j− = และ 1
2cXfCπ
=
1
2 ( )12
1 2
o o do
o do
o
j fCv A vR j fC
Avv
j fRC
π
π
π
=+
=+
ดงนน อตราขยายลปเปดคอ
( )1 2
ooL
o
AA f
j fRCπ=
+
กาหนดให 1
2oo
f RCπ=
( )
1
ooL
o
AA f
fj
f
=⎛ ⎞⎟⎜ ⎟+ ⎜ ⎟⎜ ⎟⎜⎝ ⎠
..…(1)
เมอ
1( )
oLA f = Open-loop Voltage Gain as a function of Frequency
oA = Gain of the Op-Amp a O- Hz (DC) f = Operating frequency (Hz) of = Break frequency of the Op-Amp (Hz) จากสมการ (1) ขนาด (Magnitude) ของอตราขยายลปเปด คอ
( )2
( )
1
of oL
o
AC A f
ff
=
+
..…(2)
สวนคามมตางเฟส หาไดจาก
1( ) tano
ff
fφ −
⎛ ⎞⎟⎜ ⎟= ⎜ ⎟⎜ ⎟⎜⎝ ⎠ ..…(3)
FREQUENCY RESPONSE OF AN OP-AMP 97
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ในทางปฏบต ขณะทความถปฏบตงาน (Operating Frequency) มคาตากวา of คาสมบรณของมมตางเฟสจะมคานอยกวา 45° และ มมตางเฟสจะมคาถง 90° เมอความถเพมขนมากๆ จากสมการ (2) ขนาดของอตราขยายลปเปด ในหนวย Decibels จะได
( )2
2
20 log ( ) 20 log
1
( ) 20 log 20 log 1
oL
o
oLo
AA f
ff
fA f dB A
f
⎡ ⎤⎢ ⎥⎢ ⎥⎢ ⎥=⎢ ⎥⎢ ⎥+⎢ ⎥⎣ ⎦
⎛ ⎞⎟⎜ ⎟= − +⎜ ⎟⎜ ⎟⎜⎝ ⎠
ยกตวอยาง ออปแอมปเบอร 741 จะม 5 , 200,000o of Hz A≈ = ดงนน
2
( ) 20 log(200,000) 20 log 15oL
fA f dB
⎛ ⎞⎟⎜= − + ⎟⎜ ⎟⎜⎝ ⎠
· Õè
· Õè
· Õè
· Õè
· Õè
· Õè
200 ; ( ) 106.02 20 log 1 106
55 ; ( ) 106.02 3.01 103
50 ; ( ) 106.02 20.04 86
500 ; ( ) 106.02 40 66
5 ; ( ) 106.02 60 46
50 ;
oL
oL
oL
oL
oL
f Hz A f dB dB
f Hz A f dB dB
f Hz A f dB dB
f Hz A f dB dB
f kHz A f dB dB
f kHz
⎛ ⎞⎟⎜= = − + ≈⎟⎜ ⎟⎜⎝ ⎠
= = − ≈
= = − ≈
= = − ≈
= = − ≈
=
· Õè
· Õè
( ) 106.02 80 26
100 ; ( ) 106.02 86.02 20
1 ; ( ) 106.02 106.02 0
oL
oL
oL
A f dB dB
f kHz A f dB dB
f MHz A f dB dB
= − ≈
= = − ≈
= = − =
จากการคานวณหาคาอตราขยายทความถตางๆ ขางตนสามารถสรปไดดงน 1. อตราขยายลปเปด จะมคาคงทต งแต 0Hz – of 2. เมอสญญาณอนพตมความถเทากบ Break Frequency ( )of อตราขยายจะตกลงจากอตราขยาย
ท 0Hz อย 3 dB ดงนนบางครงอาจจะเรยกวา of วา –3 dB Frequency หรอ Corner Frequency
3. หลงจากอตราขยายลปเปด ( )oL
A มคาคงท ในชวง 0 - of แลวมนจะมคาตกลงดวยอตรา 20 dB/Decade
4. เมอ ( )oL
A f in dB มคาเปน 0 ความถตรงน เรยกวา Unity-Gain Bandwidth
ELECTRONIC CIRCUIT DESIGN 98
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากสมการ (3) ; 1( ) tano
ff
fφ −= −
สาหรบ Op – Amp 741 ม 5of Hz=
· Õè
· Õè
· Õè
· Õè
· Õè
1
1
00 ; ( ) tan 0
55
5 ; ( ) tan 455
50 ; ( ) 84.29
500 ; ( ) 89.43
5 ; ( ) 89.94
f Hz f
f Hz f
f Hz f
f Hz f
f kHz f
φ
φ
φ
φ
φ
− °
− °
°
°
⎛ ⎞⎟⎜= = − =⎟⎜ ⎟⎜⎝ ⎠⎛ ⎞⎟⎜= = − = −⎟⎜ ⎟⎜⎝ ⎠
= = −
= = −
= = − °
· Õè
· Õè
· Õè
50 ; ( ) 89.99
100 ; ( ) 90
1 ; ( ) 90
f kHz f
f kHz f
f MHz f
φ
φ
φ
°
°
°
= = −
= = −
= = −
จากอตราขยายลปเปด
olA และมมตางเฟสเมอเทยบกบความถตามทคานวณมาแลวจะได
กราฟขางลาง 18642
80
60
40
20
120
100
10M
Open
-lo
op v
oltag
e gai
n (
dB
) ,
AO
L(f)
dB
1
0100 1k 10k 100k 1M
Frequency (Hz)
(a)
18642 1864218642 18642 18642 18642
FREQUENCY RESPONSE OF AN OP-AMP 99
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1
0100 1k 10k 100k 1M
Frequency (Hz)
(b)
18642 1864218642 18642 18642 18642
-100
-80
-60
-40
-20
0
+20
Phas
e an
gle
in d
egre
es
เราสามารถหาคาความสมพนธระหวาง Break Frequency ( )of , Unity Gain Bandwidth
(UGB) และ Gain at 0 Hz (A) ไดดงน
o
UGBf
A= ..…(4)
ตวอยาง 1 ออปแอมปเบอร MC 1556 มการตอบสนองความถและกราฟการตอบสนองเฟส ดงภาพขางลาง จงหาคา Break Frequency ของออปแอมปเบอรน
+12
0+10
3
+80
+60
+40
+20
0
-20
1.0 6 10 100 1.0k 10k100
k10M
Frequency (Hz)
(a)
AO
L(f)
dB
, o
pen
-lo
op v
oltag
e gai
n
(dB
)
fo1
+14
0
100M1.0M
ELECTRONIC CIRCUIT DESIGN 100
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-45
-90-94.
5
-13
5-157.
5-18
01.0 10 100 1.0k 10k
100
k10M
Frequency (Hz)
(b)
Phas
e sh
ift in
deg
rees
0
100M1.0M
3M
วธทา จากกราฟมมตางเฟส พบวา ออปแอมปเบอร MC 1556 จะมคามมตางเฟสถง 180°− ท f = 10 MHz หมายความวา ออปแอมปเบอรนม Break Frequency อย 2 จด ซงแตละจด จะมคามมตางเฟสตางกน 90°− สาหรบ ออปแอมปทม Break Frequency 2 จด สมการของอตราขยายคอ
01 02
( )1 1
oL
AA f
f fj jf f
=⎡ ⎤ ⎡ ⎤⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜+ +⎢ ⎥ ⎢ ⎥⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜⎝ ⎠ ⎝ ⎠⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦
..…(5)
เมอ
1of = First break frequency
2o
f = Second break frequency และสมการของ Phase Shift คอ
1 1
01 02
( ) tan tanf f
ff f
φ − −⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜= − −⎟ ⎟⎜ ⎜⎟ ⎟⎟ ⎟⎜ ⎜⎝ ⎠ ⎝ ⎠
..…(6)
จากกราฟรป (a) สามารถหา First break frequency
1( )
of ไดวามคาประมาณ 6 Hz
สวนคา 2of จะสามารถหาไดจากสมการท (6) เพราะเมอพจารณาจากกราฟรป (b) แลวพบวา ท f = 3 MHz Phase Shift จะมคา 157.5°− เมอนาคาลงไปแทนในสมการ(6) จะได
FREQUENCY RESPONSE OF AN OP-AMP 101
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )
1 1
2
1
2
2
3 3157.5 tan tan
6
3tan 67.5
3tan 67.5
o
o
o
MHz MHzHz f
MHzf
MHzf
° − −
− °
°
⎛ ⎞⎛ ⎞ ⎟⎜⎟ ⎟⎜ ⎜− = − −⎟ ⎟⎜ ⎜⎟⎜ ⎟⎝ ⎠ ⎟⎜⎝ ⎠⎛ ⎞⎟⎜ ⎟⎜ =⎟⎜ ⎟⎟⎜⎝ ⎠
=
ซงจะทาใหไดสมการของ Gain ของ Op-Amp เบอร MC 1556 คอ
( ) ( )140,000
( )1 16 1.24
oLA f
f fj j MHz
=⎡ ⎤ ⎡ ⎤+ +⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦
เมอ A = Gain at 0 Hz =140,000 103dB
1of = First break frequency = 6Hz
2o
f = Second break frequency = 1.24 MHz การตอบสนองความถวงปด (Closed – Loop Frequency Response) ขณะทใชงานออปแอมปในลกษณะ Closed-loop Bandwidth กจะมขนาดขนอยกบ อตราขยายลปเปดทใช ยกตวอยางเชน ออปแอมปเบอร 741ขณะท เรากาหนดให อตราขยายลปเปดมคา 100(+40dB) Bandwidth ของวงจรกจะมคา 10 kHz (ดกราฟประกอบ) ซงหมายความวา ถาหากเรากาหนด อตราขยายลปเปด เปน 40dB ความถทสามารถใชงานไดคอ 0-10 kHz หากความถสงกวา 10 kHz จะมผลทาให อตราขยายลปเปดมคาลดลงไปเอง
-20
100 1.0k 10k100
k10M
Frequency (Hz)
1.0M
+80
+60
+40
+20
0
Clo
sed-lo
op v
oltag
e gai
n
(dB
)
pFCkRpFC 200,5.1,5000 211 =Ω==
pFCkRpFC 20,5.1,500 211 =Ω==
pFCkRpFC 3,5.1,100 211 =Ω==
pFCRpFC 3,0,10 211 =Ω== CT
VV
A
s°=
±=
25
15
Curve1
Curve2
Curve3
Curve4
ELECTRONIC CIRCUIT DESIGN 102
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สวนกราฟดานบนแสดงถง การตอบสนองความถเทยบกบอตราขยายลปเปด โดยการตอ โครงขายชดเชยทคาตางๆกนของออปแอมปเบอร 709 จากกราฟจะเหนไดวา ทโครงขายชดเชยทตางๆกนคาของการตอบสนองความถ กไมตางกนมากนก แตสงทตางกนอยางเหนไดอยางชดเจนคอคาของอตราขยายลปเปด ดงนนโดยปกตเราจะเลอกการตอโครงขายชดเชยดง Curve1 เสถยรภาพของวงจร (Circuit Stability)
∑ )(fAOL
B
OutputVo
InputVin
fV
junctiongSum min+
−
SignalFeedback
จากแผนผงดานบนเปนการตอวงจรขยายในลกษณะลปปด พจารณาจากแผนผง จะได
oF
in
VA
V=
1oL
FoL
AA
BA=
+ ..…(7)
สมการ (7)จะเปนตวบอกเสถยรภาพของวงจร นอกจากนกราฟของขนาดและมมตางเฟส
เทยบกบความถยงสามารถบอกถงเสถยรภาพของวงจรได ซงสามารถพจารณาได 2 วธดงน วธท 1
พจารณาจากคามมตางเฟส เมอขนาดของ ( )( )oL
A B อยท 0 dB หรอ 1 ถา 180Phase Angle °⟩ − ระบบจะมความเสถยร แตบางระบบหรอบางวงจร ขนาดของ
( )( )oL
A B อาจจะไมเปน 0 dB หรอ 1 กใหใชวธท 2 วธท 2 พจารณาจาก ขนาดของ( )( )
oLA B เมอมมตางเฟส คอ 180°− ถาขนาดมคาเปน
Negative Decibles ระบบจะมความเสถยร
ตวอยาง 2: ตองการพจารณาถง เสถยรภาพของวงจรของวงจร Voltage Follower ดงวงจรขางลาง ถาออปแอมปนคอ เบอร 741
FREQUENCY RESPONSE OF AN OP-AMP 103
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-
+ov
iv
741
วธทา สาหรบวงจร 1Voltage Follower B→ =
ดงนนจากสมการ (1) จะได
( )
1oL
o
AA f
fj
f
=⎛ ⎞⎟⎜ ⎟+ ⎜ ⎟⎜ ⎟⎜⎝ ⎠
เมอ A = 200,000 ; 5of Hz≈ (741)
200,000( )( )
15
oLA B
fj
=⎛ ⎞⎟⎜+ ⎟⎜ ⎟⎜⎝ ⎠
จากสมการดานบนนาไปคานวณหา Magnitude และ Phase Angle ท Frequency (f) ตางๆกนจะไดตามตาราง
Frequency F(Hz)
Magnitude ( )( )
oLA B in dB
Phase Angle ( )fφ in Degrees
0 10 50 500 5k 50k 100k 1M
106 99.03
86 66 46 26 20 0
0 -63.43 -84.29 -89.43 -89.94 -89.99
-90 -90
นาคาของขนาด และมมตางเฟสไปพลอตกราฟทความถตางๆ จะได
ELECTRONIC CIRCUIT DESIGN 104
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
+12
0+10
0
+80
+60
+40
+20
0
5005010 100 1k 10k100
k1M
Frequency (Hz)
Gai
n (
dB
)
500
k50k5k
99.03
Magnitude plot of (AOL
)(B)
+20
0
-20
-40
-60
-80
-10
0
-90
-63.43
Phase angle is -900when
the magnitude is 0 dB
Phase angle plot of plot of (AOL
)(B)
Phas
e an
gle
in d
egre
es
จากกราฟจะเหนไดวา เราสามารถใชวธท 1 พจารณาทขนาดอยท 0dB พบวาคามมตาง
เฟสมคา 90°− หมายความวา 180Phase Angle °⟩ − ท ขนาดของ( )( )oL
A B อยท 0 dB
นนคอ วงจรนจะมความเสถยร จากทผานมา เราสามารถสรปไดวา ออปแอมปทม Break Frequency จดเดยวจะมความเสถยร เพราะวาคามมตางเฟสไมมโอกาสเกน 90°− อยางไรกตาม ถานาออปแอมปเหลานไปตอกบ Nonresistive Component เชน ตวเกบประจ คามมตางเฟสกอาจจะเปลยนแปลงจนมคา 180°⟨ − เมอ ขนาดของ ( )( )
oLA B มคา 0 dB
ซงกจะสงผลใหระบบไมเสถยร Slew Rate คา Slew Rate คออตราการเปลยนแปลงสงสดของแรงดนเอาตพตในหนงหนวยเวลา หรอ
( . .) ; /oVSlew Rate S R V S
tμ
Δ=
Δ
ในทางความคด เราตองการ ออปแอมปทมคา S.R. สงเปนอนนต แตในทางปฏบต ออปแอมปจะมคา S.R. ตงแต 0.1 / 1000 /V S V Sμ μ− แตในปจจบนจะม ออปแอมปทมคา S.R. สงมาก ยกตวอยางเชน เบอร LH 0063 จะมคา S.R. สงถง 6,000 /V Sμ โดยทวไปคาของ Slew Rate อาจจะเรยกเปนการเปลยนแปลงของแรงดนเอาตพตทเปนฟงกชนของความถ หรอเรยกวา Voltage Follower large-signal pulse response ใน Data Sheet ยกตวอยางดงภาพ ซงเปนเบอร 741
FREQUENCY RESPONSE OF AN OP-AMP 105
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คา Slew Rate นสามารถเปลยนแปลงตามคาของอตราขยายลปปด แรงดนแหลงจาย
ไฟเลยง ตลอดจนอณหภม ยกตวอยางดงภาพ ซงเปนเบอร 715 นอกจากนคาอปกรณในโครงขายชดเชยของออปแอมปทเปนโครงขายชดเชยภายนอก กม
ผลทาใหคาของ Slew Rate เปลยนแปลงไปเชนเดยวกน ซงสามารถ ดไดจาก Data Sheet ของ ออปแอมปเบอรนน
40
36
32
28
24
20
16
12
8
4
100 1k 10k 20kHz100k 1M
Frequency (Hz)
(a)
Pea
k-to
-pea
k o
utp
ut sw
ing(V
)Ω=
=
±=°
kRCTVV
L
A
s
1025
1510
8
654
2
0
-2
-4
-6-5
-8
Outp
ut voltag
e(V
)
CTVV
A
s
°=
±=
2515
)()(
bSTime μ
Output
Input
0 10 3020 40 50 60 70 80 90
0
20
40
60
80
100
10 1001Closed-loop gain
(a)
Ω=
=
±=°
kRCT
VV
L
A
s
1025
15
Sle
w r
ate
(V
/uS)
106 14 18 22
4
0
8
12
16
20
24
Supply voltage(V)
(b)
COMPNokRCT
L
A
Ω=
= °
1025
0 10 3020 40 50 60 70
10
20
5
15
30
25
35
Ω=
±=
kRVV
L
s
1015
)()(
cCeTemperatur °
Sle
w r
ate
(V
/uS)
ELECTRONIC CIRCUIT DESIGN 106
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สาเหตททาใหเกด Slew Rate คา Slew Rate เกดขนจากการจากดกระแสและการอมตวใน Internal Stage ของออปแอมปทความถสง เมอมแรงดนอนพตเขามา กจะเกดแรงดนเอาตพตขนทเอาตพตของออปแอมป ซงจะทาใหเกดการประจท Compensation Capacitance Network ทเปนตวปองกนออปแอมปไมใหมการเปลยนแปลงแรงดนเอาตพตอยางทนททนใด คาอตราการเปลยนแปลงของแรงดนเอาตพต เทยบกบเวลา สามารถหาไดจาก
cdV I
dt C= ..…(8)
แสดงวาคา Slew Rate จะขนอยกบอตราการประจของตวเกบประจทอยภายในออปแอมป สมการของ Slew Rate
โดยทวไป คา Slew Rate ทระบมาใน Data Sheet จะทดสอบทสภาวะการตอออปแอมปเปนวงจร Unity – Gain ตามวงจรขางลาง
-
+ovi
nv
741
oin
vv =
pv+
pv− T
t
จากวงจร sinpinv V tω=
sino pv V tω=
cosop
dVSlew Rate SR V t
dtω ω= = =
แต Maximum Rate ของการเปลยนแปลง Output Voltage จะเกดขนเมอ cos 1tω = ดงนน
FREQUENCY RESPONSE OF AN OP-AMP 107
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
max
. . 2 /
op
p
dvSR V
dt
S R fV V S
ω
π
= =
=
หรอ
6
2. . ; /
10pfV
S R V Sπ
μ= …..(9)
เมอ S.R. เปนคา Slew Rate ( / )V Sμ f เปนคาความถอนพต (Hz) pV เปนคาสงสดของรปคลนซายนเอาพต (Volts) แตในทางปฏบตคา SR จะเปนคาคงทของออปแอมปแตละเบอร ดงนนคา f จากสมการ (9) อาจหมายถง ความถปฏบตงานสงสด max( )f ทสามารถใชกบออปแอมปเบอรนนได ผลกระทบของ Slew Rate ตอการใชงาน
คาของ Slew Rate จะมผลทงการทางานแบบลปเปด และลปปดของออปแอมป
Slew Rate ในการทางานแบบลปเปด
pV−
pV+
inv
t
ov
V14+
V14−
t
Sμ56
+15V
-15V
-
+
ovΩ= kRL 10inv
ELECTRONIC CIRCUIT DESIGN 108
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากวงจร ออปแอมป 741 ใชเวลาการเปลยนแปลงแรงดนเอาตพต จาก +14V เปน –14V จะใชเวลา
2856
0.5 /V
SV S
μμ
=
ดงนนวงจรนสามารถนาไปใชงานทความถสงสด max( )f หาไดจาก
max
18.93
2 56f kHz
Sμ= =
×
ถาตองการ maxf ทสงกวาน กจะตองเปลยนมาใช ออปแอมปทมคา Slew Rate สงกวา แต
อยางไรกตาม ออปแอมปทมคา Slew Rate สง กจะมปญหาเรอง Overshoot เพมขนมา ซงจะมผลทาใหวงตองใชเวลาในการเขามาสสภาวะคงตว (Steady state) มากกวาออปแอมปทมคา Slew Rate ตาๆ คา Setting time นจะเปนตวแปรทสาคญมาก ถาเราใชออปแอมปในวงจร Digital-to-Analog (D/A) หรอ Analog-to-Digital (A/D) Converters
Slew Rate ในการทางานแบบลปเปด
+15V
-15V
-
+ inf
o vRRv ⋅−=
1
Ω= kRf 5
inv
Ω= 1001R
Ω= 100pR
จากวงจรดานบนเปนวงจรขยายแบบกลบเฟสทมอตราขยายแรงดน 50 เทา ถาวงจรน
ทางานทความถ 20kHz จากการใชสมการ (9)
( )( )( )
( )( )( )( )
6
6
2 200.5
100.5 10
3.98 ( )2 20
p
p p
kHz V
V V UndistortedkHz
π
π
=
= =
FREQUENCY RESPONSE OF AN OP-AMP 109
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
หรอ 7.96 ( )o p pv V Sinewave−=
ดงนน max
7.96159
50p p
p pin
Vv mV−
−= =
ปญหาเพมเตม 1. ออปแอมป 741 ตอเปนวงจรขยายแบบไมกลบเฟส และตองการคาอตราขยายลปปด 20 จงหา
Bandwidth และวเคราะหวาวงจรนจะมความเสถยร หรอไม เพราะอะไร? 2. ออปแอมป 709 ตอเปนวงจรขยายแบบไมกลบเฟส ดวยอตราขยายลปปด 50dB จงหาคา
Bandwidth ของวงจร ถา 1 1
500 , 1.5C pF R k= = Ω และ 2
20C pF=
3. Noncompensated Op – Amp MC 1539 ม DC Gain (A) = 120,000 และ Break Frequency
; 1 2 3
5 , 320 , 1o o of kHz f kHz f MHz= = = และ
42
of MHz= จงหา
(a). สมการของอตราขยายลปเปดเทยบกบ Break Frequency และ A (b). เขยน Bode Diagram
4. จากขอ 3 จงหาคามมตางเฟสทความถ 50kHz และ 1.5MHz 5. จากวงจรขางลาง จงหาคา Bandwidth เมอ
fR ปรบไวท
(a). 1kΩ (b). 10kΩ
709
-
+ ov
Ω= kRf 20
inv
Ω= 1001R
Ω= 100pR
pFC
500 kR 5.11 =
pFC 202 =
2
3
18
5
ELECTRONIC CIRCUIT DESIGN 110
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
6. วงจรตามแรงดน (Voltage Follower) มสญญาณอนพตเปนสญญาณสเหลยมขนาด 8 p pV − ความถ 3.6MHz ได สญญาณเอาตพตเปนดงภาพลาง จงหาคา Slew Rate ของออปแอมปทใชในวงจรน
V5.2+
V5.2−
V0
Sμ277.0
ov
7. จากขอ 6 คา Slew Rate ของออปแอมปควรจะมคาตาสดเทาไรจงจะได แรงดนเอาตพตเปน
สญญาณสเหลยม 8. ออปแอมป 715 ตอเปนวงจรวงจรขยายแบบไมกลบเฟส มคาอตราขยายลปปด 10 ถาสญญาณ
อนพตเปนสญญาณรปคลนซายน ความถ 2MHz จงหาคาขนาดของแรงดนเอาตพตสงสด (Undistorted)
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรองท 6
การวเคราะหหาสมการในวงจรออปแอมป
Equation Derivations in Op-Amp Circuits
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 112
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การวเคราะหหาสมการในวงจรออปแอมป
การหาฟงกชนของวงจรทประกอบดวยออปแอมป เพอแสดงความสมพนธระหวางตวแปร(Variable) ทตองการ ซงมกจะอยในรปของกระแส หรอ แรงดน เราสามารถหาฟงกชนของวงจรไดหลายวธดวยกน สาหรบวธพนฐานทสดสามารถกระทาไดดงน 1. กาหนดสมการของกระแส หรอ แรงดนทเกยวของของโครงขายทตอกบออปแอมป 2. กาหนดสมการทตวออปแอมปเทาทจาเปน ซงจะประกอบดวย
0ni = …..(a) 0pi = …..(b)
( )a p nDu A u u= − …..( )c
3. รวมสมการตางๆเขาดวยกนเลอกกาจดตวแปร (Variable) ทไมตองการออกไป ใหคงไวแตตวแปรทตองการหาความสมพนธ 4. แกสมการเพอหาฟงกชนของตวแปรทตองการ
ตวอยาง 1 ตองการหา อตราขยายแรงดนของวงจรดานลาง ( )au
e
uA
u= โดยกาหนดให
dA → ∞
วธทา จากวงจร Node A ของออปแอมป จะได
2 1I I= − …..(a)
-
+
nu
0=ni
Du
0=piau
pu
DA
-
+
eu1Z 2Z
3Z 4Z
3u
1I 2I
auv0
Equation derivations in op-amp circuits 113
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
กาหนดสมการของโครงขาย
11
euI
Z= …..(b)
32
2
uI
Z= …..( )c
2 33
42 3 4
2 3
// 1// 1
//
a a
Z Zu u uZZ Z Z
Z Z
= ⋅ = ⋅+ +
2 33
4 2 3 4 2 3
2 3
2 3
1( )1
a
Z Zu uZ Z Z Z Z Z
Z Z
Z Z
⋅= = ⋅
⋅ + ++ ⋅+
แทนคา
2I และ
1I ในสมการ (a) จะได
2 3
2 2 3 2 4 3 4 1( )
ea
Z Z uu
Z Z Z Z Z Z Z Z
⋅⋅ = −
⋅ + ⋅ + ⋅
ดงนนจะได
2 3 2 4 3 4
1 3
au
e
Z Z Z Z Z ZuA
u Z Z
⋅ + ⋅ + ⋅= = −
⋅
ตวอยาง 2 ตองการหาฟงกชนของกระแสเอาตพต: aI วธทา กาหนดสมการของกระแสทจด A
1 3aI I I= −
1 3
a au u uR R
′′ −= − …..(a)
-
+
-
+eu
eI 2R
3I 2R 2R 1R 1R
3R
3IaI
1I2ILR
E
Aau
'u "u
ELECTRONIC CIRCUIT DESIGN 114
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
กาหนดสมการทจด E
2 3eI I I− = +
2 2 3
e au u uR R R
′− = +
2
3
e a
Ru u u
R′− = + ⋅ …..(b)
เนองจาก u u′′ ′= − ดงนน แทนคาสมการ (b)ใน (a) จะได
2 1 3
1 1 3
ea a
R R RuI u
R R R
− −= + ⋅
⋅
ถากาหนด
3 2 1R R R= − ดงนน
1
ea
uI
R=
จะเหนไดวา aI มขนาดไมขนอยกบภาระ:
LR แตขนกบแรงดนอนพต; eu ดงนนวงจรน
คอ Voltage Controlled Current Source ตวอยาง 3 วงจรขางลางนเปนวงจรทวไปของ 2nd Order Multiple – Feedback Circuit ตองการหาฟงกชนโอนยาย: H วธทา ใช KCL ทจด M :
1 4 2 3I I I I+ = + …..(a)
จากวงจร :
1 3 1( )eI u u Y= − ⋅ …..(b)
2 3 2
I u Y= ⋅ …..( )c
-
+
eu1I 1Y M
4I
2I 2Y
3I N
5I
3u3Y
4Y
5Y
au
Equation derivations in op-amp circuits 115
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
3 3 3
I u Y= ⋅ …..(d)
4 3 4( )aI u u Y= − ⋅ …..(e)
ใช KCL ทจด N :
5 52 aI I u Y= − = − ⋅ …..(f)
จากสมการ (c) และ (f) จะได 53
2
a
Yu u
Y= − ⋅ …..(g)
แทนคาสมการ (b)-(e) ในสมการ (a) จะได
1 3 1 4 3 2 3 3e au Y u Y u Y u Y u Y⋅ − ⋅ + ⋅ = ⋅ + …..(h)
กาจด 3
u ในสมการ (h) โดยแทนคาดวยสมการ (g) จะได
5 5 51 4 354 1
2 2 2
( )a e
Y Y Y Y Y Yu Y Y u Y
Y Y Y
⋅ ⋅ ⋅− + + + + = ⋅
ในทสด จะได ฟงกชนโอนยาย (Transfer function) : H
1 2
52 4 1 2 3 4( )
a
e
Y YuH
u Y Y Y Y Y Y Y
⋅= = −
⋅ + + + +
การหาฟงกชนโอนยายในวงจรออปแอมปโดยใชวธ Y- Parameters
จากวงจรทงโครงขาย
ijy ′ และ
ijy ′′ ในวงจรตางกเปน Y-Parameters Two-port Networks
ดงนน Short-Circuit Transfer Admittance: ของแตละ Two port สามารถหาไดดงน
-
+
eu
au0≈eu
'I "Iijy ' ijy "
ELECTRONIC CIRCUIT DESIGN 116
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
210D
a u
Iy
u=
′′′′ = …..(a)
210D
e u
Iy
u=
′′ = …..(b)
แตเนองจาก I I′′ ′= −
21 21a ey u y u′′ ′⋅ = − ⋅
21
21
au
e
yuA
u y
′= = −
′′
จากสมการขางบน เราสามารถหาอตราขยายแรงดน หรอฟงกชนโอนยายของวงจรได
โดยงาย ถาเรารฟงกช นของ Short-circuit Transfer Admittance; 21
y ′ ของโครงขายทตอกบตวออปแอมป ตวอยาง 4 ตองการหาฟงกชนโอนยายของวงจรในตวอยาง 1 โดยวธ Y-Parameters
-
+
eu1Z 2Z
3Z 4Z
au
วธทา
21y ′ ของ Input Network
221
1
1
e
Iy
u Z′ = = −
21y ′′ ของ Feedback Network
2I 4I2Z 4Z
au3Z
eu 1Z
1I 2I
Equation derivations in op-amp circuits 117
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2 2 321
2 2 3 3 4 4 2( )a
I Z Zy
u Z Z Z Z Z Z Z
⋅′′ = = −
⋅ + ⋅ + ⋅
ดงนนจะได ฟงกชนโอนยาย: uA
21 1
2 321
2 2 3 3 4 4 2
1
( )
au
e
y ZuA Z Zu y
Z Z Z Z Z Z Z
−′= = − = − ⋅′′ −
⋅ + ⋅ + ⋅
2 3 3 4 4 2
1 3
u
Z Z Z Z Z ZA
Z Z
⋅ + ⋅ + ⋅= −
⋅
Negative Feedback through n-Port Network
Feedback Forward Transfer Function ของ n-Port Network : ( )
ffH S
0
( )( )
( )a
nff
e u
u SH S
u S=
=
Feedback Transfer Function ของ n-Port Network : ( )
fbH S
0
( )( )
( )e
nfb
a u
u SH S
u S=
=
ดงนนจะไดสมการแรงดนของ n-Port Network :
( ) ( ) ( ) ( ) ( )n e aff fb Du S H S u S H S u S u= ⋅ + ⋅ = − …..(1)
-
+eu Du
nu
au
NetworkPortn −
ELECTRONIC CIRCUIT DESIGN 118
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
และเนองจาก ( ) ( ) ( )a D Du S A S u S= ⋅ …..(2)
รวมสมการ (1) และ (2) เขาดวยกนจะได
( )( )( ) 1( ) ( ) ( )
ffa
e fbD
H Su SH S
u S H S A S= = −
+ …..(3)
สาหรบออปแอมปในอดมคต : D
A → ∞ จะได ( )
( )( )
ff
fb
H SH S
H S= − …..(4)
ตวอยาง 5 ตองการหาฟงกชนโอนยายของวงจรในตวอยาง 3 อกครง โดยใชวธ Negative Feedback Through n-Port Network วธทา
Feed Forward Transfer function : 0
( )a
ff uH S
=
1 2
5 52 3 4 1 2 1 2
( )( )( ) ( )ff
Y YH S
Y Y Y Y Y Y Y YY
⋅=
+ + + + +
Feedback Transfer function : 0
( )e
fb uH S
=
-
+eu
nu
au
1Y 2Y
3Y
4Y 5Y
1Y
eu
2Y
5Y43 YY +nu ′
eu
nu
4Y
5Y 2Y
43 YY +nu
Equation derivations in op-amp circuits 119
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
5 1 2 3 4 2 4
5 52 3 4 1 2 1 2
( )( )
( )( ) ( )fb
Y Y Y Y Y Y YH S
Y Y Y Y Y Y Y Y Y
+ + + + ⋅=
+ + + + + ⋅
ดงนนจะได ฟงกชนโอนยายของวงจร H(s)
1 2
5 1 2 3 4 2 4
( )( )
( ) ( )ff
fb
H S Y YH S
H S Y Y Y Y Y Y Y
⋅= − −
+ + + + ⋅
ตวอยาง 6 ตองการหาฟงกชนโอนยายของวงจรในรป
วธทา ถาเทยบโครงสรางของวงจรนกบวงจรในตวอยาง 5 จะได
51 2 1 3 4 21 2
1 1; ; 0 ; ;Y Y C S Y Y C S Y
R R= = = = =
แทนคาลงใน H(s) ของวงจรในตวอยาง 5 จะได
-
+eu
1R 1C
2C
2R
au
ELECTRONIC CIRCUIT DESIGN 120
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )
( )
11
21 2 1 2
2 1
1
1
21 2 1 2
2 1 2
1 2
21 2
2 1 2 1 2
1
( )1 1
1 1
1
( ) 1 1
C SR
H S
C S C S C C SR R
CS
R
C C S C C SR R R
SR C
H SS C C S
R R R C C
⋅ ⋅=
⎛ ⎞⎟⎜ ⎟⎜ + ⋅ + ⋅ + ⋅⎟⎜ ⎟⎟⎜⎝ ⎠
⋅=
+ + +⋅
⋅⋅
= −+ + +
⋅ ⋅ ⋅
ปญหา 1 จากตวอยางขางบนน ถาตองการฟงกชนโอนยาย:
2 7
5000( )
3000 6 10S
H SS S
=+ + ×
โดยกาหนดใหใช
1 20.01C C Fμ= =
จงหาคาของอปกรณทใชและโครงสรางของวงจร
Positive Feedback Through n-Port network
Feed Feedback Transfer function ของ Network ; ( )
ffH S
0
( )( )
( )a
p
ffe u
u SH S
u S=
=
Feedback Transfer function ของ Network ; ( )
fbH S
-
+eu
Du
nu
pu
au
1R 2R
Network
Equation derivations in op-amp circuits 121
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
0
( )( )
( )e
p
fba u
u SH S
u S=
=
ดงนนจะได ( )pu S ทขาเขาไมกลบเฟส (Non-Inverting input)
( ) ( ) ( ) ( )p e aff fbu S H S u S H u S= ⋅ + ⋅ …..(a)
และ ( )nu S ทขาเขากลบเฟส (Inverting input)
1 1 2
1 2 1
( )( ) ( ) ;a
n a nn
R R Ru Su S u S K
R R K R
+= ⋅ = =
+ …..(b)
ความสมพนธระหวางอนพตและเอาตพตของออปแอมป
( ) ( ) ( ) ( )a p nD D Du S A u S A u S u S⎡ ⎤= ⋅ = −⎣ ⎦ …..( )c
แทนคาสมการ (a) และ (b) ลงใน (c) จะได
( )( )
( )( ) 1 ( )
n ffa
nen fb
D
K H Su SH S Ku S K H S
A
⋅= =
− ⋅ + …..(5)
ในกรณท D
A → ∞ แลว
( )( )
1 ( )n ff
n fb
K H SH S
K H S
⋅=
− ⋅ …..(6)
ปญหา 2 ตองการหาฟงกชนโอนยายของวงจร โดยกาหนดให D
A → ∞
-
+eu
au
1Y 2Y
3Y 5Y
4Y
1R 2R
ELECTRONIC CIRCUIT DESIGN 122
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหา 3 ตองการหาฟงกชนโอนยายของวงจร
ปญหา 4 ฟงกชนโอนยายของวงจรสามารถเขยนไดดงน
2
( )( )
( )a
e
u S KH S
u S S aS b= =
+ +
โดยท 1 1 2 1 2 2
1 1 1 nKa
RC RC RC−
= + +
1 2 1 2
1b
R RC C=
1 2 1 2
nn
KK K b
R RC C= =
ตองการหายานของคา K ทเปนไปไดในการกาหนดอปกรณของวงจร
Gain Constant Adjustment ในวงจรทผานมาทงแบบ Negative และ Positive Feedback Through n-Port ตางกไม
สามารถ กาหนด Gain Const. ของวงจรไดอยางอสระ ถาตองการใหได Gain Const ของวงจรมคาตามตองการแลวกตองใช Inverting หรอ Non-
Inverting Amplifier ตอ Cascade กบวงจร เราสามารถปรบปรงวงจรเพอสามารถกาหนด Gain Const ของวงจรไดอยางอสระ โดยการ
เพม Proportional Block ทเอาตพตของออปแอมป กอนทจะตอกบโครงขายปอนกลบ ตามรปขางลาง
+
-Du
DAA
au ′
Outputu a :
BK
Feedback Network
-
+eu
1R 2R
2C
1C
1r2r au
Equation derivations in op-amp circuits 123
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จาก Block Diagram
a B D Du K A u′ = ⋅ ⋅
โดยมเงอนไขคอ
D BA A K= ⋅ → ∞
สาหรบ 1a a
B
u uK
′= ⋅
ภายใตเงอนไขดงกลาวจะพบวา ฟงกชนโอนยาย ( )( )
( )a
e
u SH S
u S
′= ยงคงไมเปลยนแปลงไป
จากเดม Gain ของ Equivalent Amp: A กยงรกษาเงอนไข A → ∞
ดงนน ( )( ) a
e
u SH S
u
′≈
แตเนองจาก 1a a
B
u uK
′= ⋅
ดงนน 1( ) ( )a e
B
u H S u SK
≈ ⋅ ⋅
+
-eu
ABK
au
au ′Network
+
-
euau
au ′BK
2R
Network
ELECTRONIC CIRCUIT DESIGN 124
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เราสามารถหา ฟงกชนโอนยายของวงจรระหวาง au และ eu ไดดงน
( ) 1
( ) ( )( )
aB
e B
u SH S H S
u S K= = ⋅ …..(7)
ถาเราแทน Proportional Block ดวยวงจรแบงแรงดน ซงประกอบดวยตวตานทานเพยง 2 ตว
ดงนนเราจะได 1bB
a b
RK
R R= ⟨
+
โดยยงคงมเงอนไข 1bD
a b
RA
R R⋅ ⟩⟩
+
จะได ( ) 1( ) ( )
( )a
Be B
u SH S H S
u S K= = ⋅
au
aR
bRau ′au
au ′BK
aBa uKu ⋅=′a
ba
Ga u
RRRu ⋅+
=′
-
+eu
au
au ′
aR
bR
Network
Equation derivations in op-amp circuits 125
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( ) ( )a bB
b
R RH S H S
R
+= ⋅
เมอ ( )H S คอ ฟงกชนโอนยายของวงจรทไมม
BK Block หรอ วงจรแบงแรงดน
ปญหา 5 จากวงจรในรปเปนวงจร Voltage Controlled Current Source
ตองการพสจนวา 1
1 2//L
uI
R R=
23
1 2
RR
R R=
+
-
+
1u
Lu2R3R
1R
2R2R
LR
LI
ปญหา 6 จากวงจรในรปเปนวงจร Instrumentation Amplifier ตองการพสจนวา
( )22 1
1
21a
Ru u u
R
⎛ ⎞⎟⎜ ⎟⎜= + ⋅ −⎟⎜ ⎟⎟⎜⎝ ⎠
-
+
eu
au ′
aR2R
bR1R
au
Network
ELECTRONIC CIRCUIT DESIGN 126
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-
+
-
+
-
+
1u
2u
1u ′
2u ′
1R
2R
3R 3R
3R 3R
au
2R
ปญหา 7 จากวงจรตองการพสจนวา 2
11
11
u a bau bc
⋅= +
+ ⋅+
-
+-
+
1u
1R
3R
2R1Ra ⋅
3Rc ⋅
2Rb ⋅
2u
ปญหา 8 วงจรในรปเปน Non-Inverting Integrator ตองการพสจนวา
( )2 1
0
2( )
t
u t u t dtRC
= ⋅∫
Equation derivations in op-amp circuits 127
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
-
+
1u
2u
R
CR R
R
ปญหา 9 วงจรนเปนวงจรกรองความถตาผาน (Low-pass Filter) ตองการหาฟงกชนโอนยาย ของวงจร
-
+eu
1R2R
3R2C
1C
au
คาตอบ 2
1
22 31 2 3 1 2 2 3
1
( )
1
RR
H SR R
C R R S C C R R SR
= −⎛ ⎞⋅ ⎟⎜ ⎟+ ⎜ + + ⋅ + ⋅⎟⎜ ⎟⎟⎜⎝ ⎠
ปญหา 10 จากปญหา 9 เราสามารถเขยนฟงกชนโอนยายไดใหมดงน
21 1
( )1
oAH S
a S b S=
+ +
เมอ 2
1
o
RA
R
−= ; DC Gain Const.
2 31 1 2 3 1 1 2 2 3
1
;R R
a C R R b C C R RR
⎛ ⎞⎟⎜ ⎟⎜= + + = ⋅ ⋅ ⋅⎟⎜ ⎟⎟⎜⎝ ⎠
ดงนนจะได ( )2 2
1 2 1 2 1 2 1
21 2
4 1
2oa C a C C C b A
RC C
− − −=
ELECTRONIC CIRCUIT DESIGN 128
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2 11 3
1 2 2
;o
R bR R
A C C R= =
−
ตองการพสจนวา 2
R จะเปนคาจรง (Real Value) ไดกตอเมอ ( )2 12
1 1
4 1 oC b A
C a
−≥
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
การประยกตใชงานออปแอมปขนสง
Advanced Op-Amp Applications
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 129
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การประยกตใชงานออปแอมปขนสง
เราสามารถนาเอาออปแอมป มาตอใชงานจรงในทางปฏบตไดอยางมากมายหลายวงจร เนองจากเปนอปกรณของสญญาณทมอตราการขยายแรงดนสง อนพตอมพแดนซสง เอาตพตอมพแดนซตา และทสาคญ คอ สามารถตอใชงานไดอยางสะดวก โดยตองการอปกรณภายนอกเพยงไมกตว ตอไปนเปนเพยงตวอยางในการนาออปแอมปมาประยกตใชงานสวนหนงเทานน เพอเปนประโยชนแกผใชในการคนควา และในการออกแบบวงจรทมลกษณะการทางานใกลเคยงกน โดยในการออกแบบวงจรหรอระบบอเลกทรอนกสนน สวนใหญแลวจะมสวนประกอบของวงจรยอย ดงตอไปน 1. วงจรขยายผลตาง (Differential Amplifier)
Av
Bv
FR
AR
AR
ov
FR
−
+
วงจรน แรงดนเอาตพตจะเปนผลมาจากการขยายการลบระหวาง
Av และ
Bv คา
อนพตอมพแดนซของแตละอนพตจะมคาไมเทากน A
v มอนพตอมพแดนซเทากบ A
R สวน B
v ม อนพตอมพแดนซเทากบ
FAR R+
ปญหา 1 ตองการพสจนวาจากวงจรขางบนจะได
( )FO B A
A
Rv v v
R= −
ADVANCED OP-AMP APPLICATIONS 130
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2. วงจรขยายผลรวม (Summing Amplifier)
2v
1v
ov−
+
3v
4v
5v
k20
k10
k100
k5
k5.2
k100
k20
จากวงจรขางบนน เปนหลกการเบองตนของวงจรแปลงสญญาณดจตอลเปนแอนะนะลอก (Digital to Analog Converter, DAC) คาแรงดนอนพตแตละตวจะมนาหนก (Weighting) ไมเทากน
ปญหา 2 ตองการพสจนวาจากวงจรขางบนจะได
51 2 3 45 5 10 20 40
Ov v v v v= − − − − +
3. วงจรแปลงคากระแสเปนแรงดน (Current to Voltage Converter, Transimpedance
Amplifier) วงจรนคาแรงดนเอาตพตจะแปรผนตรงกบกระแสอนพต โดยท
iO Fi
OL OL
v I Rv
A A
− ⋅= =
ivov
FR
−
+1I
ELECTRONIC CIRCUIT DESIGN 131
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สวนอนพตอมพแดนซ; i Fi
i OL
RvR
I A= =
นอกจากน แรงดนเอาตพตของวงจรน ยงเปนอสระตอคาภาระอกดวย
ปญหา 3 จากวงจรแปลงคากระแสเปนแรงดน ตองการพสจนวา
( )1 1/i F
OOL
I Rv
A
−=
+
หรอ
iO Fv I R≈ − ⋅ เมอ 1
OLA >>
และ 1
F Fi
OL OL
R RR
A A= ≈
+ เมอ 1
OLA >>
4. วงจรแปลงคาแรงดนเปนกระแส (Voltage to Current Converter, Voltage Controlled
Current Source) คากระแสทไหลผานภาระ LI จะเปนอสระตอคาภาระ แตละแปรผนแตเฉพาะกบแรงดนอนพต( )iv ดงนน เราสามารถทจะลดวงจรภาระได
ปญหา 4 จากวงจร ตองการพสจนวา
( )( )1 11 1/ 1 /
iL
OL L
vI
R A R R=
⎡ ⎤+ +⎢ ⎥⎣ ⎦
1LI R≈ ถา
1
1 LOL
RA
R>> +
iv1R
LR−
+ LI
ADVANCED OP-AMP APPLICATIONS 132
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
5. วงจรกรองความถตาผาน หรอวงจรอนทเกรเตอร (Low-Pass Active Filter หรอ Integrator)
svAR
ov
FR
−
+
FC
จากวงจรขางบน จะมอตราขยายแรงดนทไฟตรง; ( ) FCL
A
RA O
R
−= และทความถ
สง; 1( )
CLFA
Aj R C
ωω
=
ถามองในรปของโดเมนเวลา (Time domain) วงจรนจะสามารถใชเปนวงจรอนทเกรเตอร (Integrator) โดยท
1 1;
t ts
OF F A
vv dt dt
C C R−∞ −∞
− −= =∫ ∫
1 t
sOFA
v v dtR C −∞
−= ∫
F AR R>>
FR เปน ตวตานทานปอนกลบ (Feedback Resistor) ทเปนตวชวยแกปญหาเรอง
iosv ของ
ออปแอมป และการประจของตวเกบประจ F
C
ปญหา 5 จากวงจร ตองการพสจนวา
(a) 11
O FCL
s F FA
v RA
v R j R Cω= = −
+
(b) 1FsO
FA A
R tv v e
R R C
⎡ ⎤−⎢ ⎥= − −⎢ ⎥⎢ ⎥⎣ ⎦
ถา sv เปน Step Function
ELECTRONIC CIRCUIT DESIGN 133
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
6. วงจรกรองความถสงผาน หรอวงจรดฟเฟอเรอทเอเตอร (High-Pass Active Filter หรอ Differentiator)
svAR
ov
FR
−
+
AC
si
ถามองวงจรดานบนในรปของโดเมนความถ (Frequency Domain) วงจรนกคอ วงจรกรอง
ความถสงผาน ซงม ความถตด (Breakpoint Frequency): 12bp
A A
fR Cπ
=
สาหรบคาอตราขยายแรงดนของวงจร คอ F
A
R
R−
แตถามองวงจรเดมในรปของโดเมนเวลา วงจรนจะทาหนาทเปนวงจรดฟเฟอเรอทเอเตอร โดยทถา 0
AR = จะได
;sS O S FA
di C v v i R
dt= = −
sO F A
dv R C v
dt= − ; 0
AR =
เราจะพบวา ถา 0
AR = ทความถสง วงจรนจะมอตราขยายแรงดนสงมาก ซงจะเปน
เหตทาใหเกดปญหาเรองสญญาสณรบกวนและความผดเพยนของสญญาณ (Distortion) ขนในวงจร ดงนนจงควรตอ
AR ทเหมาะสมไว
ปญหา 6 จากวงจร ตองการพสจนวา
(a) 1
FACL
FA
j C RA
j R C
ω
ω
−=
+
(b) A A
tR CF
sOA
Rv v e
R
−= − ; ถา sv เปน Step Function
ADVANCED OP-AMP APPLICATIONS 134
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
7. วงจรเรยงกระแสหรอวงจรตรวจจบสญญาณแบบแมนยา (Precision Detector or Rectifier)
ivLR
−
+
ov1D
จากวงจรจะพบวา แรงดนอนพต
iv สามารถมขนาดเลกมากได ดงนนจงสามารถใชตรวจจบ
(Detect) หรอ เรยงกระแส (Rectify) สญญาณทมขนาดเลกๆ ได จากการใชไดโอดทวไป เนองจากออปแอมปจะชวยสรางแรงดนทสามารถเอาชนะแรงดนทตกครอมในตวไดโอดได ดงนนแรงดนทตกครอมในตวไดโอดจงไมเปนขดจากดของสญญาณอนพตของวงจร
ปญหา 7 จากวงจรขางบน ตองการพสจนวา
iOv v= เมอ 0
iv >
และ 0O
v = เมอ 0i
v <
8. วงจรเรยงกระแสแบบแมนยาชนดเตมคลน (Precision Full-wave Rectifier)
−
+iv
−
+
1A 2A 3A−
+
ov
1R 1R
การทางานของออปแอมปจะชวยใหเกดแรงดนทเอาชนะแรงดนทตกครอมในตวไดโอดไดท สวน
1A และ
3A ตอเปนวงจรตามแรงดน (Voltage Buffer) เพอทาการชวยแยกวงจรจากแหลงจาย
และภาระ ตามลาดบ
ปญหา 8 จากวงจรขางบน ตองการพสจนวา
iOv v=
ELECTRONIC CIRCUIT DESIGN 135
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
9. วงจรตรวจจบคาสงสดแบบแมนยา (Precision Peak Detector)
−
+
1D
iv1A
2A−
+
ov
1C
ออปแอมป
2A เปนตวแยกภาระ เพอไมใหความตานทานของภาระ มผลตอการคายประจ
ของตวเกบประจ 1
C
ปญหา 9 จากวงจรดงกลาว ตองการพสจนวา
Ov = คาสงสดดานบวกของ
iv
10. วงจรแปลงฟงกชนลอกการทม (Logarithmic Converter)
−
+
1v −
+
1A 2A
3A−
+
ov
1R
1Q 2Q
2v2R
k1 6 7
k1 0
k1 0
k1 6 7
วงจรแปลงฟงกชนลอกการทม เปนวงจรพนฐานในการสรางวงจรคณสญญาณทมการนยมใชในการประมวลผลสญญาณ เชน การดมอดเลตสญญาณ เปนตน จากวงจรขางบน จะเหนวา มการใชอปกรณทมลกษณะไมเปนเชงเสน (Nonlinear elements) ในวงจรนคอทรานซสเตอรในวง
ADVANCED OP-AMP APPLICATIONS 136
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปอนกลบ (Feedback Loop) เพอทจะใชลกษณะสมบตของทรานซสเตอร ทมลกษณะเปนฟงกชนลอกการทม สวน
3A ตอเปนวงจรขยายผลตางทมการกาหนดอตราขยายแรงดน เพอทาใหฟงกชนล
อกการทม มสเกลการเปลยนแปลง (Conversion Scale) เทากบ 1.OV/Decade
ปญหา 10 จากวงจร ตองการพสจนวา
2 1
1 2
1.0 logO
v Rv V
v R
⋅=
⋅
11. วงจรขยายสญญาณเชงเอกโปเนนเชยล หรอวงจรแปลงผกผนฟงกชนลอกการทม
(Exponential Amplifier or Antilogarithm Converter)
−
+
iv −
+
1A
2A
1R
2R
a
b
vvklog 10=aV
Logarithmic Convertor
av bv
ov
จากวงจรแรงดนเอาตพต
0v เปนฟงกชนเอกโปเนนเชยลของแรงดนอนพต
iv โดยทลกษณะ
การโอนยาย (Transfer Characteristics) ของวงจรนจะเปนฟงกชนผกผน (Inverse Function) ของอปกรณทนามาตอในวงปอนกลบ (Feedback Device)
ปญหา 11 จากวงจรขางบน ตองการพสจนวา
( )2 1/10 iv R KRO R
v v −=
ELECTRONIC CIRCUIT DESIGN 137
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
12. วงจรอนทเกรตกระแส หรอวงจรขยายคาประจไฟฟา (Current Integrator or Charge Amplifier)
svov
−
+
Cii
จากวงจร แรงดนเอาตพต
0v จะแปรผนตรงกบประจไฟฟา Q ทไหลในวงจร โดยทแรงดน
อนพต i
v จะมคานอยมาก ในการใชงานจรง บางครงจะเกดปญหาจาก ios
v ของออปแอมป จงควรตอตวตานทาน
FR ไวในตาแหนงทครอม
FC
ปญหา 12 จากวงจรอนทเกรตกระแส หรอวงจรขยายคาประจไฟฟา ตองการพสจนวา
1 ti
iO
Qv I dt
C C−∞
−= − =∫
13. วงจรชมตทรกเกอร (Schmitt Trigger)
ivov
−
+
refv
ov
−oV
+oV
HV
iv
1R
2R
21
1
21
2
RRR
oRRR
ref VV +−++ 21
1
21
2
RRR
oRRR
ref VV ++++
ADVANCED OP-AMP APPLICATIONS 138
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรนใชการปอนกลบแบบบวก (Positive Feedback) รวมกบการทางานในลกษณะลปเปด (Open-loop) โดยท
0v จะเปน
0v + หรอ
0v − ซงเปนแรงดนอมตวดานบวกและดานลบของออป
แอมปเทานน สวนรปขวามอเปน Hysteresis loop ซงถอวาเปนลกษณะโอนยาย (Transดer Characteristics) ของวงจร
ปญหา 13 จากวงจรดานบน ตองการพสจนวา ลกษณะโอนยายของวงจรน จะมลกษณะเปน Hysteresis loop ดงรปดานขวาดานบน
14. วงจรรกษาระดบแรงดนไฟบวก (Positive Voltage Regulator)
ov−
+
3R
2R
1R
Z
sV+
จากวงจร แรงดนเอาตพต
0v จะถกจากดใหมคานอยกวาแรงดนซเนอร
Zv
เนองมาจากผลของการแบงแรงดนของ 1
R และ 2
R สวนออปแอมปตอในลกษณะวงจรตามแรงดน เพอแยกความตานทานของภาระออกจากดานเอาตพต
0v ดงนนวงจรนจงม Load Regulation ท
คอนขางด
ปญหา 14 จากวงจรขางบนตองการพสจนวา
2
1 2O Z
Rv v
R R= ⋅
+
เมอ
Zv คอ แรงดนซเนอร (Breakover Voltage) ของซเนอรไดโอด Z
ELECTRONIC CIRCUIT DESIGN 139
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
15. วงจรรกษาระดบแรงดนไฟบวกทใหแรงดนเอาตพตสงกวาแรงดนซเนอร (Positive
Voltage Regulator with O
v greater than Z
v )
ov−
+1R
2R
3R
Z
ZI
3RI
เราสามารถแกปญหาจากวงจรท 14 ไดโดยทวงจรนม
0v ทมากกวา
Zv แตกไมสามารถทา
ให 0
v มคานอยกวา Z
v ไดเชนเดยวกน โดยท
3
2
1 2Z R O
RI I v
R R= = ⋅
+
0v จะเปนอสระตอแรงดนไฟเลยงของออปแอมป ซงจะสงผลใหวงจรนม Line Regulation ทด
ตลอดยานแรงดนไฟเลยงทสามารถทาใหออปแอมปในวงจรนยงคงทางานได
ปญหา 15 จากวงจรขางบน ตองการพสจนวา
2
1
1O Z
Rv v
R
⎛ ⎞⎟⎜ ⎟⎜= + ⎟⎜ ⎟⎟⎜⎝ ⎠
16. วงจรรกษาระดบแรงดนกระแสสงทมการจากดกระแส (High Current Voltage Regulator
with current Limiting) จากวงจร
LMaxI จะไมไดถกจากดโดยกระแสสงสดของออปแอมป แตจะมคาเพมขนโดยการ
ขยายกระแสของ 1 2
Q Q− ทตอแบบดารลงตน (Darlington) สวน 3
Q และ CL
R ใชเปนวงจรจากดกระแส (Current Limiting) เพอทจะจากดกระแส
LI ทงนเพอปองกน
2Q เสยหาย เนองจากความ
รอนทเกดจากการแพรกระจายกาลงงาน (Power Dissipation)
ADVANCED OP-AMP APPLICATIONS 140
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
−
+
sV+
LR
r e fV
2R
C LR
1RLV
1Q
2Q
3Q
re fVRR .1
2
1⎟⎠⎞
⎜⎝⎛ +
LV
LI
m VVBE 5003 ≈
m VVBE 6003 ≈
m VVBE 7003 ≈
maxLI ปญหา 16 จากวงจร ตองการพสจนวา
(a) ตองการพสจนวา 1
2
1L ref
RV V
R
⎛ ⎞⎟⎜ ⎟⎜= + ⋅⎟⎜ ⎟⎟⎜⎝ ⎠
(b) ตองการพสจนวา
( )0.9
L MaxV V V+= −
(c) ตองการพสจนวา ( )
600L Max
CL
mVI
R=
(d) ถา 20 ( )v V Max+ = และ
( )D MaxP สาหรบ
2Q เทากบ 50W จงหา
( )L MaxI
[คาตอบ: 2.5A]
ELECTRONIC CIRCUIT DESIGN 141
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
17. วงจรสรางกระแสซงคคงท (Constant – Current Sink)
−
+refV
1R
1Q
2Q
1RI
oI
BIASI
1BI
2Co VV =
วงจรน คากระแสเอาตพต
OI จะเปนอสระตอ แรงดนเอาตพต
OV
เมอ2 2( )
0.9ref CE CE Max
V V V V+ < <
โดยท
1 11
REF IOSO B RBIAS
V VI I I I
R
++ − = =
ปญหา 17 จากวงจรขางบน ตองการพสจนวา
1
REFO
VI
R= เมอ
2CEV มากกวา 0.9
REFV V+ +
18. วงจรแหลงจายกระแสคงทแบบแมนยาสาหรบกระแสขนาดตา (Precision Constant –
Current Source for Low Current Levels)
−
+refV
1R
1Q
1RI
oI
BIASI
GI
DV
GD
S
ADVANCED OP-AMP APPLICATIONS 142
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากวงจร จะได
1
iosREf
O G BIAS
V VI I I
R
++ − =
เมอ
GI เปน กระแสทขาเกตของ FET
ปญหา 18 จากวงจรดานบน ตองการพสจนวา
1
ref
O
VI
R= เมอ pD ref
V V V> +
pV Pinch off Voltage= −
19. ออปแอมปทสามารถควบคมอตราขยายแรงดนไดในเชงอเลกทรอนกส 1 (Op-Amp
with Electronic Gain Control 1)
−
+
iV
BIASV− oV1Q
k100=fR
จากวงจรดานบน เราจะใช N Channel JFET ในชอง Ohmic Region คาความตานทานระหวางขาเดรนและซอรส ( )DS
r เมอ /3pDSV V≤ จะมคามากหรอนอย
กขนอยกบ แรงดนระหวางขาเกตและซอรส ( )GSV โดยท
( )
1
DSDS
GS
P
r onr
V
V
=
−
ซง ( )
DS DSr on r= เมอ 0
GSV V= หมายความวาแรงดน
GSV สามารถเปลยนแปลง
คาความตานทาน DS
r ได
ELECTRONIC CIRCUIT DESIGN 143
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
นนคอ คาอตราขยายแรงดนลปปด ( )CLA ของวงจรน จะขนอยกบแรงดนทควบคม
อตราขยาย (Gain Control Voltage; BIAS
V− ) แตจะเปนฟงกชนทไมเปนเชงเสน (Non-linear Function)
ปญหา 19 จากวงจรออปแอมปทสามารถควบคมอตราขยายแรงดนไดในเชงอเลกทรอนกส 1 ถา
( )1
DS onr k= Ω
(a) ตองการพสจนวา ( )
1 1o F BIASCL
i PDS on
VRvA
v r V
⎛ ⎞⎛ ⎞⎟⎜ ⎟⎜⎟ ⎟⎜ ⎜= = + −⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎟⎟⎜⎜ ⎝ ⎠⎝ ⎠ เมอ
PBIASV V<
(b) จงหาคา
( )CL MAXA และ
( )CL MINA [คาตอบ: 101,1]
20. ออปแอมปทสามารถควบคมอตราขยายแรงดนไดในเชงอเลกทรอนกส 2 (Op-Amp
with Electronic Gain Control 2)
−
+
sV
oV2Q
2R
2A
−
+
1A
1Q
1RCV−
RV+
จากวงจรดานบน อตราขยายลปปด oCL
s
vA
v
⎛ ⎞⎟⎜ ⎟=⎜ ⎟⎜ ⎟⎜⎝ ⎠ จะถกควบคมดวยฟงกชนทเปนเชงเสน
(Linear Function) ของแรงดนควบคม (Control Voltage) C
V−
ปญหา 20 จากวงจรออปแอมปทสามารถควบคมอตราขยายแรงดนไดในเชงอเลกทรอนกส 2 (a) ตองการพสจนวา
DSr ของ FET ทงสองจะมคา
1
RDS
C
Vr R
V= ⋅ เมอ 0
CV >
ADVANCED OP-AMP APPLICATIONS 144
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
(b) ตองการพสจนวา 2
1
1o CCL
s R
VRvA
v R V
⎛ ⎞⎟⎜ ⎟⎜= = + ⎟⎜ ⎟⎟⎜⎜⎝ ⎠
(c) ถา 10 (min)
PV V= และ
( )100 ( )
DS onr Max= Ω ของคา
2R เพอใหได Gain ท
เปลยนแปลงไดในชวง 1-500 (Min) [คาตอบ: 2
50 ( )R k Min= Ω ]
(d) ถา 2.0
RV V= + และ 10 ( )
CV V Max= จงหาคาของ
1R ทสามารถทาใหคา
DSv
ซงเทากบ ( )DS on
r
[คาตอบ: 1
500R = Ω ]
21. วงจรรกษาระดบแรงดนชนดตดตาม (Tracking voltage Regulator)
−
+re fV
1R
1Q
2Q
+oV
2R
−
+
3R
3R
−oV
−V
2A
1A
+V
วงจรดงกลาว จะทาหนาทผลตแรงดนเอาตพต 2 คา ทมขนาดเทากน แตทศทาง หรอขวของแรงดนตางกน ซงขนาดจะเปนสดสวนกบ
refV สวนทรานซสเตอร
1Q และ
2Q ทาหนาทเพม
ความสามารถในการจายกระแสใหกบวงจร
ปญหา 21 จากวงจรวงจรรกษาระดบแรงดนชนดตดตาม ตองการพสจนวา
1
2
1O ref
O O
RV v
R
V V
+
− +
⎛ ⎞⎟⎜ ⎟⎜= + ⎟⎜ ⎟⎟⎜⎝ ⎠
= −
ELECTRONIC CIRCUIT DESIGN 145
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
22. วงจรแยกเฟสแบบแมนยาทมอนพตอมพแดนซสงและเอาตพตอมพแดนซตา (Precision Phase splitter with High Input Impedance and Low Output Impedance)
−
+
iv
−
+
1A
2A
3A−
+
ov−
ov+
1R
2R
R
R
2/R
วงจรน จะผลตแรงดนเอาตพต 2 คาทมขนาดเทากน แตมข วตรงกนขาม
ปญหา 22 จากวงจรดานบน ตองการพสจนวา
2
1
1O
i
V R
v R= +
23. วงจรขยายสญญาณทางเครองมอวดทมอนพตอมพแดนซสงและเอาตพตอมพแดนซตา
1 (Instrumentation Amplifier with high input impedance and low Output impedance 1)
1v
−
+
1A
3A−
+
ov
1R
2R
3R
4R
−
+
2A2v
4R
3R2R
ADVANCED OP-AMP APPLICATIONS 146
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากวงจร 1
A กบ 2
A จะตอเปนวงจรขยายผลตางทมอนพตอมพแดนซสงมาก
ปญหา 23 จากวงจร ตองการพสจนวา
( )4 22 1
3 1
21
O
R Rv v v
R R
⎛ ⎞⎛ ⎞⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜= + −⎟ ⎟⎜ ⎜⎟ ⎟⎟ ⎟⎜ ⎜⎝ ⎠⎝ ⎠
24. วงจรขยายสญญาณทางเครองมอวดทมอนพตอมพแดนซสงและเอาตพตอมพแดนซตา
2 (Instrumentation Amplifier with High input impedance and Law Output impedance 2)
1v
−
+
1A
3A−
+
ov
1R
2R
−
+
2A2v
2R
1R
จากวงจรสญญาณอนพตจะถกตอผานวงจรตามแรงดนทสรางขนโดยใช
1A และ
2A
กอน จงจะผานวงจรขยายผลตาง 3
A ซงจะทาใหไดวงจรทมอนพตอมพแดนซสงและเอาตพตอมพแดนซตามาก
ปญหา 24 จากวงจรดานบน ตองการพสจนวา
( )22 1
1O
Rv v v
R= −
ELECTRONIC CIRCUIT DESIGN 147
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
25. วงจรแปลงสญญาณเชงเอกโปเนนเชยล หรอวงจรขยายสญญาณเชงลอกการทมผกผน(Exponential Converter or Antilogarithmic Amplifier)
−
+iV
1Q
2Q −
+
RI
1R2R
1A2A
3R
oV
จากวงจรขางบน แรงดนเอาตพต
Ov จะมคาเพมขน เปนฟงกชนเอกโปเนนเชยล เมอเทยบ
กบ แรงดนอนพต i
v โดยท i
v จะเปนบวกหรอลบกได แต O
v จะมคาเปนบวกเทานน
ปญหา 25 จากวงจรดานบน ตองการพสจนวา
(a) ( )2 1 2/3
i Tv R V R RO R
v R I e⎡ ⎤− +⎢ ⎥⎣ ⎦= ⋅
(b) ถา
3 110 , 100 , 160
RI mA R k R k= = Ω = Ω และ
210R k= Ω จะได
( )/1.01.0 10 iv vO
v V −= 26. วงจรยกกาลงสญญาณโดยอาศยเทคนคลอกการทม (Circuit for Raising a Variable to a
Power with Logarithmic Techniques)
−
+
FR
oV
LRLogarithmic
ConvertorAnti-
Logarithmic
Convertor
iV
จากวงจรน จะประกอบดวยวงจรแปลงสญญาณเชงลอกการทม (Logarithmic converter) และวงจรแปลงสญญาณเชงลอกการทม (Antilogarithmic Converter) เพอทจะใหแรงดนเอาตพต( )O
v และ อนพตมความสมพนธ โดย
ADVANCED OP-AMP APPLICATIONS 148
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )/F LR R
iOv v=
ปญหา 26 จากวงจรดานบน ตองการพสจนวา Logarithmic Converter; ( )10
(1.0 ) log /1.0iO
v V v V= ⋅
Antilogrithmic Converter; ( )/1.0(1.0 )10 iv vO
v V −= ตองการพสจนวา /F LR R
iOv v=
27. วงจรขยายสญญาณทสามารถควบคมอตราขยายเชงเอกโปเนนเชยล (Amplifier with
Exponential Gain control)
−
+
iV
1Q
−
+
1R 1A2A
2R
oV
2Q
RV วงจรน คาอตราขยายแรงดนลปปดทสามารถเปลยนแปลงตามคา
RV ซงสามารถ
เปลยนแปลงไดในยานทกวางมาก เราอาจจะเรยกวงจรนไดอกอยางวา วงจรควบคมอตราขยายแรงดนอตโนมต (Automatic Gain Control, AGC)
ปญหา 27 จากวงจรดานบน
(a) ตองการพสจนวา ( ) ( )2 1/ TRV V
iOv v R R e=
(b) ตองการหายานของ Voltage ทสามารถเปลยนแปลงไดเมอ
1 210R R m= = Ω และ
RV เปลยนแปลงในชวง 0-200mV
[คาตอบ: 1.0-2, 980]
ELECTRONIC CIRCUIT DESIGN 149
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
28. วงจรกาเนดฟงกชน (Function Generator)
−
+
iv −
+
1A
2A
1R
2R
ov
Out Inf(r)
ปญหา 28 จากวงจร ตองการพสจนวา ถา ( ) nf v av= จะได
1
2
1
n
iO
Rv v
aR
⎛ ⎞− ⎟⎜ ⎟⎜= ⎟⎜ ⎟⎟⎜⎝ ⎠
29. วงจรดมพและอนทเกรต (Dump and Integrate Circuit)
iv −
+
1R
ov
1C
Vgate
จากวงจร เมอ FET
1Q ไดรบแรงดน
GateV กจะ “on” ทาใหตวเกบประจ
1C เกดการ
คายประจสงผลใหแรงดนเอาตพต O
v เปนศนย 1
Q กจะ “Off” ตอมา O
v กจะมคา
1 10
1t
iOv v dt
R C= −
⋅∫
ปญหา 29 จากวงจรดานบน
(a) ตองการพสจนวา 1 10
1t
iOv v dt
RC= −∫
ADVANCED OP-AMP APPLICATIONS 150
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
(b) ถา 10i
v v= + และ 1
1R k− Ω จงหาคา 1
C ททาให Output Voltage มคา -10V ทเวลา 1.0ms [คาตอบ: 1.0uF]
(c) จงอธบายผลของอตราขยายลปเปด ( )OA , Input Offset Voltage และ Input
Bias Current ทจะเกดขนในวงจรอนทเกรต
30. วงจรตดระดบสญญาณทควบคมไดดวยแรงดนแบบแมนยา (Precision Voltage –
Controlled Limiting (Clipping or Bounding))
sv −
+
1A
1R
refv 1D
−
+
2A ov
จากวงจร ออปแอมปทตอเปนวงจรตามแรงดน 1A จะทาการตดระดบสญญาณเอาตพต
Ov ท
ระดบแรงดน ref
v นนคอ
O Sv v= เมอ
S refv v<
และ O ref
v v= เมอ S ref
v v>
ผลของแรงดนตกครอมในตวไดโอด
1D จะมคานอยมาก จนไมสงผลกบการทางานของวงจร
ถา 1
D มการตอสลบไปจากเดม O S
v v= เมอ S ref
v v> และ O ref
v v= เมอ S ref
v v<
ปญหา 30 จากวงจรดานบน (a) ตองการเขยนเสนลกษณะการโอนยาย (Transfer Characteristic Curves)
ของวงจร และตองการพสจนวา (1)
O Sv v= เมอ
S refv v≤
(2) O ref
v v= เมอ S ref
v v≥
(b) ทาขอ (a) อกครง เมอไดโอด1
D ตอสลบขอเดม (c) เพราะเหตใด วงจรน จงเรยกวา “Precision” limiting หรอ Clipping Circuit
ELECTRONIC CIRCUIT DESIGN 151
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
31. วงจรยกระดบสญญาณทควบคมไดดวยแรงดนแบบแมนยา (Precision Voltage – Controlled Clamping Circuit)
−
+
1Aiv
1D−
+
2A
ov
refv
1C
วงจรน จะใหแรงดนเอาตพต
Ov ทมลกษณะเดยวกบสญญาณไฟสลบทเขามาทางอนพต
iv
แตจะมการยกระดบดวยไฟตรงดวยคา ref
v ซงจะทาให O
v ไมตากวา ref
v
แตถาเรากลบขวไดโอด 1
D สญญาณ O
v กยงคงมลกษณะเดยวกบ i
v อย แตระดบแรงดนไฟตรงจะทาให
Ov มคาตากวา
refv
วงจรนสามารถใชในการคงคา (Restore) ระดบของสญญาณไฟตรงทจะสญเสย เนองมาจากการสงผานสญญาณโดยผานตวเกบประจเชอมตอ (Coupling Capacitor) ซงเราอาจจะเรยกวงจรนวา “วงจรคงคาสญญาณไฟตรง (DC Restore)”
ปญหา 31 จากวงจร (a) ตองการพสจนวา
Ov จะมลกษณะเดยวกบ
iv และ
Ov จะมระดบไมตากวา
refv
(b) ถา ( ) 10sv t Vsm tω= และ 5.0
refv v= + จงหาคา ( )
Ov t
[คาตอบ: ( ) 10 15O
v t Vsm t Vω= + ]
(c) ทาขอ (b) ใหมอกครง ถา 0ref
v V= [คาตอบ: ( ) 10 10O
v t Vsm t vω= + ]
(d) ทาขอ (b) ใหมอกครง ถา 5
refv V= − [คาตอบ: ( ) 10 5
Ov t Vsm t vω= + ]
(e) ถาไดโอด
1D ตอสลบขว ตองการพสจนวา
Ov จะมขนาดไมเกน
refv
(f) ทาขอ (b) ใหมอกครง ถา
1D ตอสลบขว
[คาตอบ: ( ) 10 5O
v t Vsm t Vω= − ]
ADVANCED OP-AMP APPLICATIONS 152
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
32. วงจรควบคมขวการขยายสญญาณดวยแรงดน (Voltage-Controlled Gain Polarity Switching Circuit)
−
+
1Aiv
−
+
2A ov
1Q
1R 2R
3R
3R
4R
จากวงจรจะทางานเปนลกษณะเปนวงจรขยายแบบกลบเฟส (Inverting Amplifier) โดย
( )2 11 /
CLA R R= − + เมอ ( )1
" " 0control
Q on V v= และเปนวงจรขยายแบบไมกลบเฟส (Non-
inverting Amplifier); 2 1
1 /CL
A R R= + เมอ ( )1" "
control PQ off V V<
ปญหา 32 จากวงจร (a) กาหนดให
( )DS onr ของ
1Q มคานอยมาก ๆ เมอเทยบกบ
4R
ตองการพสจนวา อตราขยายลปปด ( )CL
A ของวงจรน
2
1
1OCL
i
v RA
v R
⎛ ⎞⎟⎜ ⎟⎜= = − + ⎟⎜ ⎟⎟⎜⎝ ⎠ เมอ
1" "Q on
2
1
1OCL
i
v RA
v R
⎛ ⎞⎟⎜ ⎟⎜= = + ⎟⎜ ⎟⎟⎜⎝ ⎠ เมอ
1" "Q off
(b) ถา
( )100 ( )
DS onr Max= Ω จงหาคา
4R ททาให
CLA มคาตางกนไม
เกน 1% [คาตอบ: 4
20R k= Ω ] (c) จะเกดอะไรขนกบวงจร ถาเปลยน
1Q จาก FET มาเปน BJT
ELECTRONIC CIRCUIT DESIGN 153
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
33. วงจรทวคาอมพแดนซทควบคมดวยแรงดน (Voltage - Controlled Impedance Multiplier)
−
+
1A
iv
−
+
2AA−
FZ
iI
VGAIN
Control
จากวงจร อมพแดนซทปอนกลบ (Feedback Impedance) ( )F
Z จะถกแปลงเปนอนพต
อมพแดนซ ( )iZ ของวงจร โดยมคา /(1 )i F
Z Z A= +
หรอ ถามองในรป อนพตแอดมตแตนซ (Input Admittance) กจะเปน (1 )
i FY AY= + ยกตวอยาง ถาอมพแดนซทปอนกลบ เปนตวเกบประจ ( )F
C คาความจอนพต
( )iC ของวงจรกจะมคา (1 )i F
C C A= + ดงนนวงจรนกจะทาหนาทเปนวงจรคณคาความจ
(Capacitance Multiplier) ถาอตราขยายของวงจรขยาย (A) สามารถเปลยนแปลงไดตาม การควบคมทแรงดน วงจรนกจะทางานเปน “Voltage – Variable Capacitance Circuit”
ปญหา 33 จากวงจร (a) ตองการพสจนวา อนพตอมพแดนซ ( )iZ ของวงจรน คอ
1
i Fi
i
ZvZ
i A= =
+
และ (1 )
i FY Y A= +
(b) ถาอมพแดนซทปอนกลบเปนตวเกบประจ
FC ตองการพสจนวา
(1 )
i FC C A= +
ADVANCED OP-AMP APPLICATIONS 154
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
34. วงจรเลยนแบบคาความเหนยวนา (Induction Simulator)
−
+
1Aiv
−
+
2A
FZ
iI
1R 1R
2R
3R
จากวงจร จะได 2 3ii
i F
R RvZ
i Z
⋅= =
ถา
FZ เปน ตวเกบประจทมคา
FC อมพแดนซ
iZ กจะมคา
2 3 eqi FZ j R RC j Lω ω= =
แสดงวา อนพตอมพแดนซ จะปรากฎเปนคาของความเหนยวนาไฟฟา ทมคา
2 3eq FL R RC=
ปญหา 34 จากวงจรดานบน (a) ตองการพสจนวา อนพตอมพแดนซ ( )iZ ของวงจรนจะมคา
2 32 3
ii F
i F
R RvZ R R Y
i Z
⋅= = = ⋅ ⋅
(b) ถา
FZ คอ Capacitor คา
FC ตองการพสจนวา
iZ มคา
2 3 2 3; eqi F F
Z j R R C j wLeq L R R Cω ω= = = ⋅ ⋅
(c) พบวา อตราขยายลปปดของ
12A = ตองการพสจนวา ถา
1A มคาเปน K
2 3/( 1)
i FZ R R K Z= ⋅ −
ELECTRONIC CIRCUIT DESIGN 155
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
35. วงจรมลตเพลกซสญญาณแอนะลอก (Signal Multiplexing Circuit)
−
+
1A1sv
−
+
0A ov
1R2R
3R
v0
v10−
1φ 1Q
−
+
NASNv
1R
Nφ NQ
2R
จากวงจรสญญาณ
1 Nφ φ− คอ สญญาณนาฬกาทไมทบซอนกน (Non-overlapping Active
Low Clock Pulse) เปนตวเลอกสญญาณ 1S SN
v v− เพอทจะสงไปใหเอาตพต โดยสงสญญาณ “0” ใหกบขาเกต
ปญหา 35 จากวงจรดานบน
(a) กาหนดให JFET ม Pinch-off Voltage – 5V, 1( )DS on
r R< และ 1 N
φ φ− เปน
Non-overlapping Active Low (0 ถง – 10V) ตองการพสจนวา ถา 1
φ มการ
Active จะได 3
2siO
Rv v
R
⎛ ⎞⎟⎜ ⎟⎜= − ⋅⎟⎜ ⎟⎟⎜⎝ ⎠
(b) ถา
( )100 ( )
DS onr Max= Ω จงหาคา
1R ททาใหเกด Channel Crosstalk ไม
เกน 1% [คาตอบ:
110R k≥ Ω ]
ADVANCED OP-AMP APPLICATIONS 156
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
36. วงจรจากดระดบสญญาณสองขวทสมมาตรกน (Symmetrical Bipolar Limiter)
iv1R
ov
2R
−
+
2D1D
ซเนอรไดโอด
1D และ
ZD จะทาหนาทจากดระดบแรงดนไฟบวกทแรงดนเอาตพต
Ov ไมให
เกนคา 1Z
V และจากดระดบแรงดนไฟลบของ O
v ไมใหเกนคา 2Z
V
ปญหา 36 จากวงจรดานบน กาหนดให 1 2
9.4Z Z
V V V= = (a) จงเขยนลกษณะสมบตโอนยาย (Transfer Characteristics)
(b) จงทาขอ (a) ใหมอกครง ถา 1
9.4Z
V V= และ 2
4.4Z
V V=
37. วงจรเลอนเฟสสญญาณทมขนาดคงท (Constant - Amplitude Phase Shifter)
iv1G
ov
3G
−
+2G
1C
อตราขยายลปปด ( )CL
A ของวงจรนจะมคาเทากบ 1 และเปนอสระตอความถ ดยสามารถ
ปรบมมตางเฟสระหวางสญญาณเอาตพตและอนพต ไดท 2
G ซงสามารถปรบไดในชวง 0-(180๐)
ปญหา 37 จากวงจร วงจรเลอนเฟสสญญาณทมขนาดคงท (a) ตองการพสจนวา
11 2
1.0 2 tan ( / )OCL
i
vA C G
vω−= = −
12 1
1.0 2 tan ( )RCω−= −
ELECTRONIC CIRCUIT DESIGN 157
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
(b) จงหาคา CL
A ถา 1 2 1
2.0 , 1.0 , 10R k R k C nF= Ω = Ω = และ 10f kHz= [คาตอบ: 1.0 | 64.3
CLA °= − ]
38. วงจรขยายสญญาณจากวงจรบรดจ (Bridge Amplifier)
ov
2G
−
+
3G
+V
GG Δ+3
12 GG +
1G
วงจรนโดยทวไปจะนยมใชในระบบเครองมอวด เชน ใชในการตรวจจบอณหภม ระดบความดน ความเครยด แสง เปนตน
ปญหา 38 จากวงจรดานบน
(a) ตองการพสจนวา
1
2 3
12O
G Gv V
G G G
⎛ ⎞ −Δ⎟⎜ ⎟⎜= + ⋅ +⎟⎜ ⎟⎟⎜ +Δ⎝ ⎠
(b) ถาวงจรขยายสญญาณขากวงจรบรดจ ถกใชในการวดการเปลยนแปลงของอณหภมโดยกาหนดให
1 2 31 , 9R k R k G G= Ω = Ω +Δ เปน ตวตานทานทม
สมประสทธอณหภม (Temperature Coefficient) 0.2%/๐C เมอ 0O
v = ท T=25๐C และ V+ = 10V จงหาคาของ
Ov
[คาตอบ: O
v = (0.10V/ ๐C) (T-25๐C)]
ADVANCED OP-AMP APPLICATIONS 158
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
39. วงจรกรองแถบความถผาน (Active RC Bandpass Amplifier)
4Y
5Y
1Y
2Y
3Y
+
−
oViV
วงจรนใชอปกรณเพยงตวตานทานและตวเกบประจเทานน โดยจะทาหนาทสงผานความถบางชวงออกไปทเอาตพต สวนความถทเหลอจะกาจดออกไป
ปญหา 39 จากวงจรดานบน (a) ตองการพสจนวา อตราขยายลปปด ( )CL
A ของวงจรมคา
( )
1 3
51 2 3 4 3 4
OCL
i
v y yA
v y y y y y y y
−= =
+ + + +
(b) ถา
1 1 2 2 3 3 4 4, , ,y G y G y j C y j Cω ω= = = = และ
5 5y G= จงหา
CLA
[คาตอบ: ( ) ( )
3 12
5 51 2 3 4 3 4CL
j C GA
G G G C C j C C C
ω
ω ω
−=
+ − + +]
(c) จงหาคาความถททาใหเกดอตราขยายสงสด และจงหาคาอตราขยายทความถน
[คาตอบ: ( ) ( )5 1 2 3 4/
OG G G C Cω = + ]
3 1 3 5(max)
53 4 3 4 1CL
c G c RA
c c G c c R
⎛ ⎞ ⎛ ⎞⎛ ⎞⎟ ⎟⎟⎜ ⎜⎜⎟ ⎟⎟⎜ ⎜= − ⋅ = −⎜⎟ ⎟⎟⎜ ⎜⎜⎟ ⎟⎟⎟⎟ ⎟⎜⎜ ⎜+ +⎝ ⎠⎝ ⎠ ⎝ ⎠]
(d) กาหนดให 3-dB Bandwidth = ( ) ( )53 4 3 4
/C C C C R+ จงหาคา1 2,R R และ
5R ถา 100 , 10
Z Zfo H BW H= + =
(max), 10
CLA = − และ
3 41C C uF= −
[คาตอบ: 51 2
1.59 , 83.8 , 31.8R k R R k− Ω = Ω = Ω ]
ELECTRONIC CIRCUIT DESIGN 159
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
40. วงจรกาเนดสญญาณสเหลยม (Square-Wave Oscillator)
+
−
2R
1R
3R1C
วงจรน สามารถกาเนดรปคลนสเหลยมออกมาทเอาตพต โดยมขนาด
satV± ซงเปนแรงดน
อมตวของออปแอมป โดยมขนาดใกลเคยงกบแรงดนไฟตรงทจายใหกบออปแอมป สวนความถของสญญาณ กาหนดไดโดยคา
1R กบ
1C
ปญหา 40 จากวงจรดานบน (a) ตองการพสจนวา ความถสญญาณ ( )oscf ของวงจรน คอ
1 1
12 ln 3oscfRC
=
(b) ตองการเขยนรปคลนของ
0v และ
1Cv
41. วงจรกาเนดสญญาณสามเหลยม (Precision Linear Triangle-Wave Generator)
1R
2R
3R
4R
5R
+
−
2A
+
−
3A
+
−
1A
1C
refV
oV
ADVANCED OP-AMP APPLICATIONS 160
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากวงจร 1
A ตอเปนวงจรชมตทรกเกอร สวน 2
A ตอเปนวงจรอนทเกรเตอร และ 3
A เปนวงจรขยายแบบกลบเฟส
ปญหา 41 จากวงจรดานบน กาหนดให แรงดนเอาตพตของ 1
A ม สภาวะสงคอ H
V และสภาวะตา คอ
LV
(a) ตองการพสจนวา O
v เปน สญญาณสามเหลยมโดยมขนาด
( ) 5
( )54
H L
O p p
V V Rv
R R−
− ⋅=
+
(b) ตองการพสจนวา คาบเวลา T ของสญญาณสามเหลยมน จะมคา
( )( ) ( ) ( )
1 1 2 3/ O p p O p p
H L
v vT RC R R
V V− −
⎡ ⎤⎢ ⎥= −⎢ ⎥−⎢ ⎥⎣ ⎦
หรอ 2 51 1
53 4
H L
L H
V VR RT RC
R R R V V
⎡ ⎤⎡ ⎤ ⎡ ⎤ −⎢ ⎥⎢ ⎥ ⎢ ⎥= +⎢ ⎥⎢ ⎥ ⎢ ⎥+ −⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦ ⎣ ⎦
(c) ถ า 54
0, 10 , 10 , ,ref H L
v V V V V R R= = + = − =2 3 1
, 10R R R k= = Ω
และ 1
10C nF= - จงเขยนรปรางและขนาดของรปคลนเอาตพต - จงหา ความถของสญญาณ [คาตอบ: 10oscf KHz= ]
(d) จงอธบายผลของ ref
v ตอแรงดนเอาตพต
42. วงจรสมและคงคาสญญาณ (Sample and Hold Circuit)
oV+
−
2A
+
−
1A
GR
M10
1Q
HC
iV
ELECTRONIC CIRCUIT DESIGN 161
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
mesSamplingti
timesHold
V0
V15+
V15−
nS200 จากวงจร
samplev เปนตวกาหนดการสงผานสญญาณอนพต
iv ไปยงดานเอาตพต ( )O
v
ปญหา 42 จากวงจรวงจรสมและคงคาสญญาณ กาหนดให JFET ม ( )
300 ( ),DS on
r Max= Ω
3.0 ( )P
V V Max= − และ ( )
500 ( )DS off
I pA Max= Op-Amp ม 500 ( )BIAS
I pA Max= ,
Sampling Rate = 100KHz Sampling time = 200 ns และ sup
15ply
v v= ±
(a) จงหาคาของตวเกบประจ H
C เมอ (1)
Ov มคาไมตากวา 98% ของ
iv ในชวง Sampling time และ
(2) O
v มคาลดลงไมเกน 0.1 mV ในชวง Hold [คาตอบ: 10070
HC pF= คาดทสด คอ 130
HC pF= ]
43. วงจรแหลงจายกระแสแบบ Howland (Howland Current Source Circuit)
+
−
2R1R
3R
1nR 2nR
1V
2V
LI
ADVANCED OP-AMP APPLICATIONS 162
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรนทาหนาทเปนวงจรแหลงจายกระแสควบคมดวยแรงดน Voltage-Controlled Current Source (VCCS) หมายถงวา จะนาเอาผลตางของแรงดน
1 2v v− มาควบคมขนาดกระแสทจาย
ใหกบภาระ ( )LI
ปญหา 43 จากวงจรดานบน
(a) ตองการพสจนวา ( )1 2
1L
v vI
R
−=
(b) ถากาหนดให 1 2 2
1 , 250 , 0R k R v= Ω = Ω = และ ออปแอมปมยานในการสวงแรงดน +10V จงหาคายานแรงดนเอาตพตทยงสามารถทาใหวงจรเปนแหลงจายกระแส
[คาตอบ: -8V ถง +8V]
44. วงจรผลตแรงดนเอาตพตทเปลยงแปลงตามอณหภม (Circuit to Produce on Output Voltage that Increases Linearly with Temperature)
+
−
1R
2R
2R
3R
k4.167
k4.1673R
k10
k10
1Q
2Q 3Q4Q
5Q 6Q
oV
sV−
วงจรน แรงดนเอาตพตจะมคาแปรผนตรงกบอณหภมสมบรณ (Absolute Temperature)
ปญหา 44 จากวงจรดานบน ตองการพสจนวา
( ) 03
2
ln2 (1.0 / )9O
R kv T mV C T
R
⎛ ⎞⎛ ⎞⎟⎜ ⎟⎟⎜⎜= =⎟⎟⎜⎜ ⎟⎜⎟⎝ ⎠⎟⎜⎝ ⎠
ELECTRONIC CIRCUIT DESIGN 163
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
45. วงจรรกษาระดบแรงดน (Voltage Regulator)
1R
2R
oV+
−
CLA
RE FV
VV REF 80.1−=
oI
จากวงจรน แรงดนเอาตพต
0v จะมคามากกวา
REFV แตวงจรนจะจายกระแสไดไมมากนก
ดงนนจงอาจตองเพมทรานซสเตอรหรอดารลงตนทรานซสเตอร เพอเพมความสามารถในการจายกระแสใหกบภาระ
ปญหา 45 จากวงจรดานบน (a) ถา
1 210R R k+ = Ω จงหาคา
1R และ
2R ถา 10.0
Ov v= +
[คาตอบ: 1 2
8.2 ; 1.8R k R k= Ω = Ω ] (b) ถา (0) 10,000, 1.0uCL
A f MHZ= = และ 50O
R = Ω จงหาคา O
Z ท (1) DC (2) f = 10KHZ
[คาตอบ: (1) 28 Ω (2) +j2.8Ω ]
(c) ถาภาคสรางแรงดนอางอง (Reference Voltage) มสมประสทธอณหภม ( )VCREFTC
เทากบ 10uV/ C จงหาคา Ov
TC
[คาตอบ: 55.6 /Ov
TC V Cμ °= ]
(d) จงหาคา Load Regulation เมอ กระแสเอาตพต ( )O
I เปลยนแปลงจากสภาวะไมม
ภาระ (No load) เปนภาระเตม (Full load) ( )
10O FL
I mA=
[คาตอบ: -280uA หรอ –0.0028%]
ADVANCED OP-AMP APPLICATIONS 164
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
46. วงจรรกษาระดบแรงดนทใชการพบของกระแส (Voltage Regulator with Current Foldback)
+
−
1A
INVV =+
1R
2R
3R
4R
LR
C LR
INV
R E FV1Q
2Q
3Q
oI
OV
วงจรนเปน วงจรรกษาระดบแรงดนทไดมการเพมภาคการพบของกระแส (Current Foldback) และภาคจากดกระแส (Current Limiting) เขาไป เพอเพมความสามารถในการจายกระแสใหกบวงจร นอกจากนยงสามารถปองกนทรานซสเตอรเอาตพตเสยหาย เนองจากการดงกระแสจานวนมากของภาระดวย
ปญหา 46 จากวงจรดานบน (a) ตองการพสจนวา สภาวะจากดกระแส จะเกดขนเมอ
2 1
1 2 1 2
0.6O CL OI R R V R
VR R R R
⋅ ⋅− ≈
+ +
(b) กาหนดให
(max)DP ของ
2Q คอ 5W, 15
INV V= + จงหาคา
(max)OI ถา
10O
v v= + และถา 0O
v V= [คาตอบ: 1.0A, 0.33A]
(c) กาหนดให 1 2
1.0R R k+ = Ω จงหาคาของ 1 2
R R และ CL
R เมอเกดสภาวะจากดกระแส ตามเงอนไขขางบน
[คาตอบ: 1 2
120 , 880 , 2.05CL
R R R= Ω = Ω = Ω ]
(d) ถา 3 4
2R R k+ = Ω และ 1.80REF
V V= จงหาคาของ 3
R และ4
R ถา 10O
v V= [คาตอบ:
3 41640 , 360R R= Ω = Ω ]
ELECTRONIC CIRCUIT DESIGN 165
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
47. วงจรคณสญญาณแอนะลอก (Analog Multiplier)
1Q
2Q 3Q
4Q
+
−
1A
+
−
2A
+
−
4A
1I
2I
3I
4I
+
−
3A OV
OR4200RC
2R
2R1R
1R
1R
1R
2R
2R
RV
XV
YV
1I
2I 3I
4I
(a) (b)
1R
2R
3R
oR
+
−
xV
RV
3AoV
ZV
4 2 0 0R C
1I
2I
3I
4I
(c) จากวงจรรป (a) เปนวงจรคณสญญาณแอนะลอก ทประกอบดวยออปแอมป 3 ชด และ ทรานซสเตอรทมความสมดลย (Match Transistor) อก 4 ตว วงจรทงหมดในรป (a) ปจจบนบรรจอยใน Monolithic IC เบอร RC4200 (Raytheon) ดงนน เราสามารถทจะนา IC เบอรนไปตอเปนวงจรคณสญญาณแอนะลอกแบบสจตรภาค (Four-Quadrant Multiplier) ดงวงจรในรป (b) หรอเปน
ADVANCED OP-AMP APPLICATIONS 166
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรหารสญญาณแอนะลอกแบบหนงจตรภาค (One-Quadrant Analog Divider) หรอวงจรถอดรากทสอง (Square-Rooting Circuit) ในรป (c)
ปญหา 47 จากวงจรดานบน (a) จากรป (a) ตองการพสจนวา
1 2 3 4I I I I⋅ =
(b) จากรป (b) เปนวงจรคณสญญาณแอนะลอกแบบสจตรภาค
- ตองการพสจนวา 0221
x y
OR
R Rv vv
v R
⋅⋅= ⋅
- ถา 01 2
, 20R R R= = Ω และ 10R
v v= + จงหาคาของ O
v
[คาตอบ: 10x y
O
v vv
v
⋅= ]
- ถากาหนดให 1
I ถง 4
I จะตองมคาเปนบวก และมคาสงสดไมเกน 1 mA จงหายานของแรงดน xv และ yv ททาใหวงจรสามารถทางานได
[คาตอบ: 10 10 , 10 10x yv v v v v v− < < + − < < + ] - เพราะเหตใดจงเรยกวงจรนวา “วงจรคณสญญาณแอนะลอกแบบสจตร
ภาค”
(c) จากวงจรในรป (c) ถากาหนดให สญญาณอนพตของวงจร คอ ,x zv v และ R
v และมคาเปนบวก วงจรนจะเรยกวา “วงจรหารสญญาณแอนะลอกแบบหนงจตรภาค” ตองการพสจนวา
4
1 2
x OO R
z
R Rvv v
v R R
⋅= ⋅
⋅
เพราะเหตใด จงเรยกวงจรนวา “วงจรหารสญญาณแอนะลอกแบบหนงจตรภาค”
(d) จากวงจรในรป (c) ถากาหนดให zv เปน Divider Voltage มาจาก O
v ยกตวอยางเชน กาหนดให z O
v v= วงจรนจะเรยกวา “วงจรถอดรากทสอง” ตองการพสจนวา
4
1 2
x R OO
v v R Rv
R R
⋅=
⋅
ถาคาตวตานทานทกตวในวงจรมคาเทากน และ 10rv v= + จงหาคา
Ov
[คาตอบ: 10 xOv v= ]
ELECTRONIC CIRCUIT DESIGN 167
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
48. วงจรกาเนดสญญาณรปคลนซายนแบบเลอนเฟส (Phase-Shift Oscillator)
V
1R
1R
1R
2R
3R
+
−
1A +
−
2A +
−
3A +
−
4A
1C1C
1C
วงจรนจะทาการกาเนดสญญาณรปคลนซายน โดยอาศยหลกการปอนกลบแบบบวกทใชตวตานทานและตวเกบประจตอในลกษณะเลอนเฟสชดละ 60๐ จากวงจรมการเลอนเฟสทงหมด 3 ชด ดงนน วงจรนจงมมมตางเฟสรวมกนเปน 180 และเมอพจารณาออปแอมป
1A ทตอแบบ
วงจรขยายสญญาณแบบกลบเฟสทมการเลอนเฟสอยแลว 180๐ แสดงวาคามมตางเฟสรวมรอบ ๆ วงปอนกลบ (Feedback Loop) มคาเปนศนย ซงกหมายถงมการปอนกลบเปนแบบ “Positive Feedback” นนเอง ความถทเกดจากการออสซลเลต สามารถหาไดจาก
1 1
12 3oscf
R Cπ=
⋅
สวนอตราขยายสญญาณกมผลตอการออสซลเลตเชนเดยวกน วงจรดงกลาวจะเกดการออสซลเลตได กตอเมอ
3 2/ 8R R >
ดงนน ในการใชงานจรง ควรกาหนด
2R หรอ
3R ใหเปน R ปรบคาได เพอทจะเอาไวปรบ
ใหเกดการออสซลเลตท O
v วงจรดงกลาวถงแมจะไมม
2A และ
3A ทตอเปนวงจรตามแรงดนกสามารถทางานได แตวา
ความถออสซลเลต ( )oscf จะเปลยนไปจากเดม ซงสามารถหาไดจาก
1 1
12 6oscf
R Cπ=
⋅
ADVANCED OP-AMP APPLICATIONS 168
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สวนเงอนไขของอตราขยายกจะเปลยนไปเชนเดยวกน โดยสามารถหาไดจาก
3 2/ 29R R >
จะเหนวา ถาไมมการตอออปแอมป
2A และ
3A แลว การทจะเกดการออสซลเลตได จะตองม
การใชอตราขยายของวงจรขยายทสงจากเดมมาก
ปญหา 48 จากวงจรกาเนดสญญาณรปคลนซายนแบบเลอนเฟส (a) ตองการพสจนวา Frequency Oscillation
OSCf หาไดจาก
1 1
12 3OSC
fRCπ
=
และการออสซลเลตจะเกดขนได กตอเมอ
3 2/ 8R R >
(b) ถา 1 2
10R R k= = Ω และ 1
1.0C nF= จงหาคาความถออสซเลต และคาของ
3R ทตองการใชเกดการออสซลเลต
[คาตอบ: 3
9.19 ; 80OSC Zf kH R k= = Ω ]
49. วงจรกาเนดสญญาณรปคลนซายนแบบ Wien-bridge (Wien-bridge Oscillator)
3R
2R
1R
4R
1C
2C
oV+−
วงจรน จะใชการปอนกลบทงแบบปอนกลบแบบบวกรวมกบแบบลบ สาหรบการออสซลเลต ของวงจรจะเกดขนเมอ
ELECTRONIC CIRCUIT DESIGN 169
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
3 4 1 2 1 2/ / /R R R R C C> +
สวน ความถออสซลเลต ( )OSC
f สามารถหาไดจาก
1 2 1 2
12OSC
fR R C Cπ
=⋅ ⋅ ⋅
จะเหนวาคาของ
3R และ
4R จะเปนตวกาหนดเงอนไขการออสซลเลต (Oscillate
Condition) ดงนนในการใชงานจรง ควรกาหนด 3
R หรอ 4
R เปน R ปรบคาได เชนเดยวกบวงจรกาเนดสญญาณรปคลนซายนแบบเลอนเฟส
ปญหา 49 จากวงจรกาเนดสญญาณรปคลนซายนแบบ Wien-bridge (a) ตองการพสจนวา ความถออสซลเลต ( )OSC
f สามารถหาไดจาก
1 2 1 2
12OSC
fR RC Cπ
=
และการออสซลเลต จะเกดขนกตอเมอ
3 1 2
4 2 1
R R C
R R C> +
(a) ถา 1 2 4
10R R R k= = = Ω และ 1 2
1.0C C nF= = จงหาคาOSCf และคา
ของ 3
R ทตองการใหเกดการออสซลเลต [คาตอบ:
315.9 , 20
OSCf KHz R k= = Ω ]
50. วงจรตรวจจบทางแสง (Optoelectronic Sensor)
Ω= MRF 1
oV+−Photodiode
BIASV−
ADVANCED OP-AMP APPLICATIONS 170
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากวงจรขางบน เปนวงจรตรวจจบแสงอยางงาย ทใชโฟโตไดโอด (Photodiode) รวมกบออปแอมปทตอเปนวงจรแปลงกระแสเปนแรงดน ขนาดของกระแสทไหลผานโฟโตไดโอด จะเรยกวา กระแสโฟโต (Photo Current) จะมคาแปรผนตรงกบความเขมของแสงทผานเขามาในตวโฟโตไดโอด โดยทกระแสโฟโต จะเปนฟงกชนเชงเสนกบความเขมแสง (Light Intensity) ตามปกตแลว แรงดนไบอสโฟโตไดโอด (Photodiode Bias Voltage) ( )BIAS
V ควรมคาเปน
ศนย แตจากวงจรจะพบวา มคาเปนลบ ทงนเพราะวา แรงดนไบอสกลบ (Reverse Bias Voltage) จะชวยลดคาความจบรเวณรอยตอ (Junction Capacitance) ทตวโฟโตไดโอดอก ทงยงเปนตวชวยลดเวลาในการตอบสนอง (Response Time) ในการทางานของโฟโตไดโอดอกดวย
ปญหา 50 จากวงจรดานบน ถากาหนดใหโฟโตไดโอด ม Active Area 10 2mm และม Current Responsitivity (อตราสวนของกระแสเอาตพต ตอ Incident Optical Power) มคา 0.5A/W จงหาคาแรงดนเอาตพต
0v ถาแสงทผานโฟโตไดโอด มคา Incident Optical Power Density 100 nW/ 2cm
[คาตอบ: 0
5v mV= ]
51. วงจรทใชประเมนคา PSRR (Circuit for Evaluating the Power Supply Rejection Ratio
(PSRR))
Ω= MR F 1
oV+−
SV+
ZkHfatVrmsVAC 10.1 ==
k1
Vs−
cC
จากวงจร
CC จะทาหนาทก นแรงดนไฟตรงของสญญาณเอาตพต ดงนน แรงดนเอาตพตทได
จะเปนผลมาจากการกระเพอมทางไฟสลบ (AC Ripple) ของแหลงจายไฟเลยงเทานน
ปญหา 51 จากวงจรขางบน ถา 2.0 rmsOv mV= ทความถ 1kHZ จงหาคา PSRR (in dB)
[คาตอบ: 94 dB]
ELECTRONIC CIRCUIT DESIGN 171
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
52. วงจรทใชประเมนคาอตราขยายลปเปด (Circuit for Obtaining the Open-Loop Gain)
+− cC
k10
k10
k10
k10
oV
iV
เราสามารถประมาณคาอตราขยายลปเปดของออปแอมป ในกรณทตองการทราบคาน แตไมม Data Sheet ได โดยใชวงจรดานบนน จากวงจรจะเหนวาเปนการทางานแบบลปปด ทงนเพอปองกนแรงดนเอาตพตเกดการอมตวเนองมาจากคาของ Input Offset Voltage;
iosv
ปญหา 52 จากวงจรดงกลาวกาหนดให 5.0 ( )i
v V AC= และ 20 ( )i
v mV AC= จงหาคาของ อตราขยายลปเปดของออปแอมป [คาตอบ:
OLA = 250,000 หรอ 108 dB]
53. วงจรทใชประเมนคา Offset (Circuit for Obtaing ,
ios B OSv I and I )
oV+−
1R
2R
จากวงจรน เปนวงจรทใชหาคาของ Input Offset Voltage ( )ios
v , Input Bias Current ( )BI
และ Input Offset Current ( )OSI ของออปแอมป
ADVANCED OP-AMP APPLICATIONS 172
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหา 53 จากวงจรดานบน ถา 2.2
Ov mV= + เมอ
1 20R R= =
20O
v mV+ เมอ 1 2
100R R M= = Ω 120
Ov mV− เมอ
10R = และ
2100R M= Ω
จงหา (a) ios
v [คาตอบ: 2.2mV] (b)
BI [คาตอบ: 1.2nA]
(c) OS
I [คาตอบ: 178pA]
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
การออกแบบแหลงจายกาลงไฟฟา
Power Supply Design
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 174
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การออกแบบแหลงจายกาลงไฟฟา โดยสวนใหญแลว ในวงจรอเลกทรอนกสจะตองมแหลงจายไฟเลยงใหวงจรเพอเปนการไบอสใหวงจรนนทางานอยได แตแหลงกาเนดแรงดนไฟฟาทหาไดงายทสด กคอ ขนาดแรงดนไฟ 220 V 50Hz ทมอยตามอาคารบานเรอนหรอในโรงงานอตสาหกรรม ดงนนจะมาศกษาถง การออกแบบแหลงจายไฟทมแหลงกาเนดมาจากไฟฟา 220V 50Hz ใหตรงกบความตองการในการใชงานจรง หลกการของแหลงจายกาลงไฟฟา
TRANSFORMER Rectifier Filter Regulator Output220VAC 50Hz
จากแผนผง สญญาณรปคลนซายน ขนาด 220 VAC ความถ 50Hz จะถกเหนยวนาใหมขนาดเลกลงดวยหมอแปลง (Transformer) สญญาณทไดจากหมอแปลงจะเปนไฟสลบอย จงตองผานวงจรเรยงกระแส (Rectifier) เพอทาใหเปนไฟตรงกอน จากนนจะผานวงจรกรองกระแส (Filter)เพอทาใหไฟตรงทไดจากวงจรเรยงกระแสมความเรยบขนเมอมการจายกระแสใหภาระ ในทสดกจะเปนวงจรรกษาระดบแรงดน (Voltage Regulator) เพอรกษาระดบแรงดนไฟตรงใหคงท และมคาตรงตามความตองการ การเลอกหมอแปลง (Transformer Specifications) ในการเลอกใชหมอแปลงไฟฟามหลกการคอ จะตองเลอกหมอแปลงทสามารถจายแรงดนและกระแสไดเพยงพอกบการใชงานจรง แตกไมควรทจะเลอกหมอแปลงทมขนาดใหญ (จายแรงดนและกระแสไดสง) เพราะจะทาใหสนเปลองคาใชจาย ดงนนในการเลอกหมอแปลงไฟฟาใหมขนาดพอเหมาะกบงานทตองการกจะพจารณาขนาดของแรงดนไฟตรง (VO) และกระแสไฟตรงสงสด (IO) ทสามารถจายใหภาระได แลวนามากาหนด
POWER SUPPLY DESIGN 175
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ขนาดของแรงดนขดทตยภม (Secondary) และกระแสใชงานทขดทตยภมของหมอแปลง โดยพจารณาไดจากสมการ
( )
( )1.1
2o do rect Vr line nom
rmsline low
V V V Vv
V++ +
= (1)
rmsV หมายถง แรงดนใชงานทข วทตยภมของหมอแปลง (V)
oV หมายถง แรงดนเอาตพตทผานการรกษาระดบแรงดน (V)
doV หมายถง แรงดนตกครอมภายในภาครกษาระดบแรงดน (V)
rectV = 1V สาหรบวงจรเรยงกระแสทใชหมอแปลงมแทปกลาง = 2V สาหรบวงจรเรยงกระแสแบบบรดจ จากสมการท 1 จะทาใหรถงขนาดของแรงดนใชงานทข วทตยภมของหมอแปลง และกระแส
ใชงานทข วทตยภม ( )rmsI สามารถหาไดโดย
1.2rms oI I≈ สาหรบวงจรเรยงกระแสทใชหมอแปลงมแทปกลาง (2)
และ 1.8rms oI I≈ สาหรบวงจรเรยงกระแสแบบบรดจ (3)
ตอมาจะทาใหเราทราบถงขนาดกาลงของหมอแปลงทขดทตยภม (Power Rating of Secondary) ซงมคา
ขนาดกาลงของหมอแปลงทขดทตยภม = rms rmsV I (VA) (4)
วงจรเรยงกระแส
วงจรเรยงกระแส จะทาหนาทเปนตวเปลยนกระแสไฟสลบทมาจากหมอแปลงใหเปนไฟฟากระแสตรง โดยวงจรเรยงกระแสทนยมใชในทางปฏบต จะมอย 2 ชนด
1. วงจรเรยงกระแสเตมคลนทใชหมอแปลงมแทปกลาง (Center-tapped Full-wave Rectifier)
2. วงจรเรยงกระแสเตมคลนแบบบรดจ (Full wave Bridge Rectifier) แตจรง ๆ แลว จะมวงจรเรยงกระแสอกชนดหนง คอ วงจรเรยงกระแสแบบครงคลน (Half-
wave rectifier) แตไมคอยนยมนามาใชงาน ถงแมอตราการดงกาลง และคาใชจายจะตากวา เพราะวงจรเรยงกระแสแบบครงคลนใหประสทธภาพทตามาก
ELECTRONIC CIRCUIT DESIGN 174
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2
220 VAC
50 Hz
1
D2
RL
VL
mV
mV−1V 2V
LV DV
t
วงจรเรยงกระแสเตมคลนทใชหมอแปลงมแทปกลาง
จากวงจรไดโอด D1 และ D2 จะผลดกนทางานในแตละชวงครงรปคลน และจากแรงดนเอาตพต (VL ) ทไดจะเหนวา มคานอยกวา แรงดนอนพต โดยขนาดของ VL สงสด VL (peak) สามารถหาไดจาก
( ) ( )L peak m D onV V V= − (5) VD(on) คอ แรงดนตกครอมไดโอด D1 หรอ D2 ขณะไดรบแรงดนไบอสตรง ซงปกตจะม
คาประมาณ 0.6V ถง 1V เนองจากไดโอดทนามาใชในวงจรเรยงกระแส สวนใหญเปนไดโอดชนดซลกอน (Silicon diode)
ในการเลอกใชไดโอดในวงจรเรยงกระแส มขอควรคานง 2 ประการ คอ 1. อตราทนกระแสขณะไดรบแรงดนไบอสตรง (IFmax) ซงสามารถหาไดจาก
( )max
(min)
L peakF
L
VI
R= (6)
เมอ RL (min) คอ คาตาสดของภาวะ ซงจะทาใหวงจรเรยงกระแส จะตองจายกระแสออกมา
สงสด ตามทเราตองการนนเอง 2. อตราการทนแรงดนสงสด ขณะไดรบไบอสกลบ (Peak Inverse Voltage, PIV)
สาหรบวงจรเรยงกระแสเตมคลนทใชหมอแปลงมแทปกลางน สามารถหาคา PIV ไดจาก
(max) ( )2 m D onPIV V V−= (7) คาพกดของไดโอดทง 2 คานในการออกแบบจรงควรเลอกใชใหมากกวาคาทคานวณได
อยางนอย 50% ทงนเพอปองกนความเสยหายของไดโอดอนเนองมาจากแรงดนสไปซ (Spike Voltage)
POWER SUPPLY DESIGN 175
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรเรยงกระแสเตมคลนแบบบรดจ วงจรเรยงกระแสเตมคลนแบบบรดจ สามารถใหแรงดนไฟตรงออกมาในลกษณะเตมคลน
ไดโดยทไมจาเปนตองใชหมอแปลงทมแทปกลาง ดงวงจรขางลาง จากวงจรชวงครงคลนดานบวก กระแสจะไหลผาน D2, RL และ D3 แลวกลบเขาขา 2 ของ
หมอแปลง ทาใหไดรปคลนครงบวกมาตกครอมท RL
ในชวงครงคลนลบ กระแสไฟฟาจะไหลจากขา 2 ผาน D4, RLและ D1 กลบเขาขา 1 ของหมอแปลง ทาใหไดรปคลนอกครงคลนมาบวกท RL
สาหรบขนาดของแรงดนเอาตพต (VL) สามารถหาไดจาก
( ) ( )2L peak m D onV V V−= (8) สวนพกดการทนแรงดนยอนกลบ (PIV) ของไดโอด แตละตวสามารถหาไดจาก
(max) ( )m D onPIV V V−= (9)
ในกรณทเราตองการออกแบบ แหลงจายไฟแรงดนค (Dual Power Supply) กสามารถใชวงจรเรยงกระแสดงวงจรขางลางได สวนคา PIV ของไดโอดแตละตวของวงจรน สามารถหาไดโดยใชสมการท (7)
mV)(2 onDV +
LV
2iV
t
1
2
D2
D3 D
4
D1
RL
+
-
VL
D1
D2
D3 D
4
+R
L
-R
L
+V
L
COMMON
+LV
−LV
t
ELECTRONIC CIRCUIT DESIGN 176
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรกรองกระแส วงจรกรองกระแส (Filter) ทนยมและไดผลด กจะเปนวงจรกรองกระแสทใชตวเกบประจ
(Capacitor) วงจรกรองกระแสนจะตออยระหวางวงจรเรยงกระแส และวงจรรกษาระดบแรงดน ดงในวงจรขางลาง
LOADc+-
Irect IiINCOMMON
Vi
IOOUT
(a)
Loadc
OUTIrect Ii
Vi
+
-
INCOMMON
IO
(b)
จากวงจรทง (a) และ (b) ในการเลอกคาตวเกบประจ จะตองเลอกคาตวเกบประจทสามารถ
เกบประจ ถงแรงดน Vi(peak) ซงหาไดจาก
( )i peak m rectV V V−= (10)
mVrV iV
)( p e a kiV
T /2 T 3T /2
)( p e a kre c tIre c tI
t
t
con dTθ
จากภาพ mV หมายถง แรงดนแรงดนสงสดทข วทตยภมของหมอแปลง
rectV หมายถง 1 หรอ 2V ทเปนแรงดนตกครอมไดโอด (แปรตามชนดของวงจรเรยงกระแส) rV หมายถง แรงดนกระเพอม
POWER SUPPLY DESIGN 177
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เราสามารถหาขนาดของ Vr นไดจากสมการพนฐาน คอ
1cv i dt
c= ∫
.ic
dv dtc
=
เมอ dv = rv = แรงดนกระเพอม
C i O Q Oi I I I I I= = = + ≈
และ dt เปนชวงเวลาในการคายประจของตวเกบประจ (Capacitor Discharge Interval)
จากรปจะเหนวา /2dt T≈ เมอ 1T
f= ดงนน
2
Or
IV
fc≈ (11)
จากสมการท (11) rV เปนแรงดนกระเพอม OI เปนกระแสเอาตพตทผานการรกษาระดบแรงดนแลว f เปนความถของสญญาณไฟสลบ (ในประเทศไทยมคาเทากบ 50Hz)
วงจรเรยงกระแส จะจายกระแส (Irect) ในชวงเวลานากระแส (Conduction time) (Tcond) เทานน ซงคาเวลา Tcond สามารถหาไดจาก
360condT T
θ= •
° (12)
เมอ θ คอ มมนากระแส (Conduction Angle, Degree) หาไดจาก
( )1
( )cos
i peak r
i Peak
V VV
θ − −= (13)
ในทานองเดยวกน ( )
360rect peak OI I
θ
°
≈ (14)
จากสมการทไดมาทงหมดเหลาน ทาใหเราสามารถกาหนดคา C ทเหมาะสมไดจาก
( )2
Ocond
r
I Tc T
V≈ − (15)
ELECTRONIC CIRCUIT DESIGN 178
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สาหรบคาอตราการทนแรงดนของตวเกบประจ ควรใชระดบแรงดนในวงจรกรองกระแส ( ( )i peakV ) ไมเกน 75% ของอตราทนแรงดนทระบไวบนตวเกบประจนน ตวอยาง 1 หมอแปลงมแรงดนทตยภม 24V ความถ 50Hz [วงจรเรยงกระแสเตมคลนทใชหมอแปลงมแทปกลาง] (a) ตองการหาคาตวเกบประจ ถา Vr =2V ท IO =1A (b) ตองการหา Icond และ Irect(peak)
วธทา (a) 2 2417
2mV V×
= =
( ) 17 1 16i peak m rectV V V V= − ≈ − =
1 (16 2)cos 30
16θ − ⎡ ⎤−≈ ⎢ ⎥ ≈
⎢ ⎥⎣ ⎦
120T ms
f= =
1.667condT ms=
ดงนน 1 20
( 1.667 ) 4,166.52 2
msC ms Fμ≈ × − =
เลอกคาตวเกบประจมาตรฐานคอ 4,700 μF 35V เปนอยางตา
(b) ( )
1 36012
30rect peakI A°
°
×= =
1.667condT ms= วงจรรกษาระดบแรงดน
วงจรรกษาระดบแรงดน (Voltage Regulators) มหนาทรกษาระดบแรงดนไฟตรงทจายใหภาระมคาคงท ไมเปลยนตามสภาพภาระ โดยทวไป สามารถแบงชนดของวงจรรกษาระดบแรงดน ออกเปน 2 ชนด คอ วงจรรกษาระดบแรงดนแบบอนกรม (Series Regulator) และวงจรรกษาระดบแรงดนแบบสวตชง (Switching Regulator)
วงจรรกษาระดบแรงดนแบบอนกรม จะทาหนาทควบคมแรงดนเอาตพตใหคงทไดโดยการใชตวเปรยบเทยบแรงดนกบแรงดนเอาตพตทยอนกลบมา สวนวงจรรกษาระดบแรงดนแบบสวตชง นนจะทางานในลกษณะเปดขปด จากนนสญญาณทไดกจะผานวงจรกรองกระแสแบบตวเหนยวนา-ตวเกบประจ (LC Filter) เพอกรองกระแสใหเรยบเปนไฟตรง สวนการควบคมแรงดนเอาตพตใหคงท ทาไดโดยการปรบคาเวลาในการ “On” (ton)
POWER SUPPLY DESIGN 179
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรรกษาระดบแรงดนแบบอนกรม วงจรรกษาระดบแรงดนแบบอนกรมนเปนหลกการทางานของวงจรรกษาระดบแรงดนของ
วงจรรวมหรอไอซ (Integrated Circuit, IC) ททาหนาทรกษาระดบแรงดน โดยทวไปในปจจบน ไมวาจะเปน IC ตระกล 78XX (Three terminal positive voltage Regulator) หรอ 79XX (Three terminal negative voltage Regulator) ตลอดจนไอซตระกลปรบคาแรงดนเอาตพตได (Adjustable Regulator) พนฐานของวงจรรกษาระดบแรงดนแบบอนกรม
R333 k
LM3852.5 V
+
-V
741
+
-
R4510
Q1
Q2
R210 k
R110 k Load
3
2
7
4
6
Vi
Vo (5 V)
จากวงจรดานบนเปนวงจรเบองตนของวงจรรกษาระดบแรงดนแบบอนกรม เพอใหงายใน
การทาความเขาใจ เราสามารถจาลองออกมาเปนแผนผงไดดงน
VoltageReference
Seriespass
element
FeedbackNetwork
ErrorAmplifier
vp
vn
+
-Output
1. ภาคสรางแรงดนอางอง (Voltage Reference) เปนจดเรมตนซงเปนตวกาหนดแรงดน
อางองขนมา เพอใชเปรยบเทยบกบแรงดนเอาตพตทปอนกลบเขามายงภาคขยายคาผดพลาด (Error Amplifier) ซงวงจรนกคอสวนของ R3 และ LM385 จะใหแรงดนอางองออกมา 2.5V และเปนอสระตออณหภม
ELECTRONIC CIRCUIT DESIGN 180
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2. ภาคขยายคาผดพลาด (Error Amplifier) ทาหนาทรบสญญาณแรงดน vp คอ vref และvn คอ แรงดนทผานมาจากโครงขายปอนกลบ (Feedback Network) ซงไดรบมาจาก vo โดยท vo หาไดจาก
2
1
(1 )O ref
Rv v
R= + (16)
เอาตพตของภาคขยายคาผดพลาด คอ d p nv v v= − 3. โครงขายปอนกลบ (Feedback Network) สวนนคอ วงจรแบงแรงดน R1 และR2 จาก
VO ทาหนาทแบงแรงดนใหเหมาะสมในการเปรยบเทยบกบ Vref โดยภาคขยายคาผดพลาด 4. อปกรณสงผานแบบอนกรม (Series Pass Element) สวนนคอ ทรานซสเตอรดารลงตน
Q1 และ Q2 หลงภาคภาคขยายคาผดพลาด ทาหนาท ขยายกระแสใหเพยงพอทจายใหโหลดไดตามตองการ
วงจรภาคปองกน (Protection Circuitry)
วงจรรกษาระดบแรงดน เมอนามาใชงาน จะตองมการปองกนความเสยหายทจะเกดขนกบวงจรเองและภาระทนามาตอ การปองกนทนยมใชกนมอย 3 วธดงน
1. การปองกนภาระเกน (Overload Protection) จดประสงคของการปองกนในสวนน กเพอปองกนไมใหกระแสไหลผานภาระ ซงตองผานทรานซสเตอรสงผานแบบอนกรม (Series-Pass Transistor) มากเกนไป ซงจะทาใหทรานซสเตอรนเสยหายได
R333 k
3
2
67
4
741
+
-
R4510
Vi
Q2
Q1
R5
R210 k
R110 k
Load
Q1
Q2
วงจรน สามารถทจะลดวงจรทเอาตพตไดโดยทวงจรไมเสยหาย เนองจากในขณะทลดวงจร
เอาตพต จะมกระแสไหล Iout(max) ซงเรากกาหนดไดโดย Rsc
POWER SUPPLY DESIGN 181
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2( )(max)
BE onout
sc
VI
R= (17)
คา VBE2(on) คอ แรงดนเบส-อมตเตอร ในขณะ “On” ซงจะมคงทอยในชวง 0.6V–1V ขนอยกบ Data Sheet ของทรานซสเตอรเบอรนน ระบไว
ดงนนจากวงจรดงกลาว เราสามารถจากดกระแส (Current Limit) วงจรรกษาระดบแรงดน โดยกาหนดกระแสทตองการจะจากด ไดโดยการเลอกคา Rsc
2. การปองกนใหทรานซสเตอรทางานในบรเวณทปลอดภย SOA protection SOA คอ Safe Operating Area หมายถงบรเวณทางานทปลอดภยของ Power Dissipation ใน Power Transistor ทนามาใชจายกระแสในวงจร Regulator
, D C CEPowerDissipation P I V= (18)
โดยทวไปคา PD จะระบมาใน Data Sheet ของทรานซสเตอรแตละเบอรดวย ในขณะใชงาน
ผลคณระหวาง IC และ VCE จะตองมคาไมเกน PD(max) อยางเดดขาดเพราะทรานซสเตอรจะรอนและเกดความเสยหายได
741
Load
R35.1 k
LM3852.5 V
R12.1 k
R80.4 k
7
4
3
2
6+
-
R4510
Vi
R6
D2
Q3 Q2
R5
Q1
R210 k
Rsc
R110 k
จากวงจร สวนททาหนาทปองกนใหทรานซสเตอรทางานในบรเวณทปลอดภย คอ D2, R5
และR6 เมอ VI ยงมคาปกต ซเนอรไดโอด D2 กไมสามารถทจะ “On” ได ดงนนวงจรในสวนปองกนใหทรานซสเตอรทางานในบรเวณทปลอดภย จงไมมผลตอวงจรโดยรวม แตเมอ VI มคาสงมาก(VCEQ1 กจะมคาสงขนตาม) ซเนอรไดโอด D2 จะ “On” ซงมผลทาให Q2 ทางาน ภาคจากดกระแส จงทางาน เพอลดกระแสลงเปนการปองกนไมให Q1 เสยหาย
3. การปองกนวงจรเสยหายเนองจากอณหภม (Thermal Shutdown) ในวงจรรกษา
ระดบแรงดนททางานดวยกาลงสง (High-Power Regulator) เมอทางานตามสภาวะปกตกจะเกดความรอนขน ซงอาจสงผลใหอปกรณเสยหายเนองจากความรอนได ดงนน จงตองมการปองกนไมใหวงจรมอณหภมสงเกนไป โดยอาศยหลกการคอ ลดการแพรกระจายกาลงงาน (Power
ELECTRONIC CIRCUIT DESIGN 182
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Dissipation) ทตวทรานซสเตอรลงเมออณหภมสงขน เมอลดการแพรกระจายกาลงงานลงได อณหภมสงกจะลดลงมาเอง
ในวงจรสวนการปองกนวงจรเสยหายเนองจากอณหภม กคอ Q3,R7 และ R8 เมออณหภม
สงขนถงประมาณ 175 °C ทรานซสเตอร Q3 จะดงกระแส IB มาจาก Q1 ทาใหการแพรกระจายกาลงงานของ Q1 ลดลง (เนองจากเมออณหภมสงขน IC ของ Q3 จะสงขน) กจะสงผลใหอณหภมทตว Q1 ลดลงตาม แผนผงของวงจรรกษาระดบแรงดนทสมบรณ
เราสามารถสรปโครงสรางของวงจรรกษาระดบแรงดนไดตามแผนผงขางลางน ซงเปนโครงสรางของไอซวงจรรกษาระดบแรงดนทมอยในปจจบน
Voltagereference
Start upcircuitry SOA
protectionThermal
protection
Overloadprotection
UnregulatedInput
Series-passelement
Rsc
R2
R1
Erroramplifier
Feedback
network
Common ไอซวงจรรกษาระดบแรงดน (IC Voltage Regulator)
ไอซวงจรรกษาระดบแรงดน เปนทนยมนามาใชกนมาก เนองจากใชงานงายและมราคาไมแพงมาก อกทงยงมวงจรปองกนภายในตวไอซเปนสวนใหญ นอกจากนยงมหลายประเภทไวใหเลอกเพอความเหมาะสมในการใชงาน
ไอซวงจรรกษาระดบแรงดนทมแรงดนคงทชนด 3 ขา (Three- terminal fixed
voltage regulators) เปนไอซทใหแรงดนออกมาคงท (ตามเบอรไอซ) โดยประกอบดวย 3 ขาคอ อนพตของ
แรงดนทยงไมมการรกษาระดบแรงดน (Unregulated input), เอาตพตทมการรกษาระดบแรงดนแลว(Regulated output) และ จดรวม (Common) หรอจดลงกราวนด (Ground)
ไอซชนดนสามารถจาแนกได 2 ประเภทคอ
POWER SUPPLY DESIGN 183
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1. วงจรรกษาระดบแรงดนคงทดานบวก (Fixed voltage regulators) จะขนตนดวย 78XX โดยท XX น หมายถงแรงดนไฟตรงทผานการรกษาระดบแรงดนแลว เชน 7805 จะใหแรงดนไฟตรงออกมาคงท 5V
2. วงจรรกษาระดบแรงดนคงทดานบวก (Negative fixed Voltage Regulators) จะขนตนดวย 79XX โดยท XX นมความหมายคอ เปนแรงดนไฟลบทผานการการรกษาระดบแรงดนแลว
สาหรบรปรางของไอซชนดนจะมอย 2 แบบ ถาเปนไอซทจายกระแสไดประมาณ 1A ตว ไอซ จะมรปราง TO –220 Package แตถาจายกระแสไดสงกวานน ตวไอซจะมรปรางเปน TO-3 Package ทง 2 แบบน ตองตดแผนระบายความรอนใหกบตวไอซดวย
ถาไอซทจายกระแสไดตากวา 1A กจะมรปรางเลกลงไปดวย ซงผผลตจะไมมการเตรยมสาหรบยดตวไอซเขากบแผนระบายความรอน (Heat Sink) เนองจากเกดความรอนขนไมมาก แตเรากไมคอยนามาใชมากนก เนองจากจายกระแสไดตา
COMMON 3
Connection Diagram
TO -3 Package
OUTPUT 2
INPUT 1
(Top View)
Connection Diagram
TO -220 PackageOUTPUT
INPUT
COMMON
COMMON
(Side View) โครงสรางภายใน (Internal Construction)
R4100 k
R18500
R8100
Q8
R9100
Q9
R1310 k
D2
Q16
Q17R21
680
R21
240 R110.3
R17200
Q15
Q14
Q12
Q10
R53.3 k
Q13
Q5
R62.7 k
D1R11 k
Q6
R166 kR15
6 k
R7500
Q7
Q1
R106 k
R31 k
Q2
R220 k
Q4
R146 k
Q3
Q11
R195 k
R200-19 k
INPUT (1)
OUTPUT(2)
COMMON (3)
C130 pF
VL
ELECTRONIC CIRCUIT DESIGN 184
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
โครงสรางภายในตวไอซขางตน เปนไอซรกษาระดบแรงดนทใหไฟบวก ซงเปนตระกล 78XX (จายกระแสไดประมาณ 1A) ซงจากโครงสราง สามารถแบงการทางานออกเปนสวน ๆ ดงน
1. ทรานซสเตอร Q1 ถง Q11 ทาหนาทผลตแรงดนอางองและตรวจจบคาผดพลาด (Bandgap Reference/Error Amplifier) ในสภาวะปกต (แรงดนทเบสของ Q6) จะมคา 5V
2. R19 และR20 เปนโครงขายปอนกลบ ดงนนแรงดนเอาตพต (VO) สามารถหาไดจาก
20
19
(1 ) 5O
RV V
R= + • (19)
ดงนนในการผลต ผผลตสามารถควบคมแรงดนเอาตพตไดโดย การเลอกคา R20
ยกตวอยาง ถา R20 เทากบ 0 ไอซตวนกคอ เบอร 7805 ถา R20= 10kΩ กเปนเบอร 7815 3. Q16 และ Q17 ทาหนาททรานซสเตอรดารลงตนสงผานแบบอนกรม (Series-Pass
Darlington Pair) 4. R11 และ Q15 ทาหนาท วงจรปองกนสภาวะภาระเกน 5. D2 และ R12 ทาหนาทปองกนใหทรานซสเตอรทางานในบรเวณทปลอดภย 6. Q14 เปนตวตรวจจบอณหภม (Temperature Sensor) เพอทาหนาทปองกนวงจร
เสยหายเนองจากอณหภม เมออณหภมสงขนถงประมาณ 150°C 7. R4 และ D1 ทาหนาทเปนภาคสรางแรงดนอางอง
ลกษณะสมบตทางไฟฟา (Electrical Characteristics) ยกตวอยาง ไอซรกษาระดบแรงดนเบอร 7805
Absolute Maximum Ratings Input Voltage (5 V through 18 V) 35 V (24 V) 40 V Internal Power Dissipation Internally Limited Storage Temperature Range - 65๐ C to + 150๐ C Operating Junction Temperature Range
7800Aμ -55๐ C to + 150๐ C 7800A Cμ 0๐ C to + 125๐ C 7805A Cμ
POWER SUPPLY DESIGN 185
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Electrical Characteristics 10 , 500 , 0 125 , 0.33 , 0.1 .IN OUT J IN OUTV V I mA C T C C F C Fμ μ° °= = ≥ ≤ = =
Unless otherwise specified. Characteristic Condition(Note) Min Typ Max Unit
Output Voltage TJ = 25๐C 4.8 5.0 5.2 V
Line Regulation TJ = 25๐
C 7 25INV V V≤ ≤ 3 100 mV
8 12INV V V≤ ≤ 1 mV
Load Regulation TJ = 25๐
C
5 1.5OUTmA I A≤ ≤
15 mV
250 7OUTmA I≤ ≤
5 mV
Output Voltage
7 20INV V V≤ ≤
5 1.0OUTmA I A≤ ≤
15P W≤
4.75
5.25
V
Quiescent Current TJ = 25๐C 4.2 8.0 mV
Quiescent Current Change
With line
7 25INV V V≤ ≤ mV
With load
5 1.0OUTmA I A≤ ≤ mV
Output Noise Voltage TJ = 25๐C , 10 100Hz f Hz≤ ≤
40 Vμ
Ripple Rejection f = 120Hz , 8 18INV V V≤ ≤ 62 78 dB
Dropout Voltage IOUT = 1.0A , TJ = 25๐C 2.0 V
Output Resistance F = 1 kHz 17 mΩ
Short-Circuit Current TJ = 25๐C , VIN = 35V 750 mA
Peak Output Current TJ = 25๐C 2.2 A
Average Temperature Coefficient of Output Voltage
IOUT = 5 mA , 0 125JC T C° °≤ ≤
1.1 mV/๐C
จากตารางลกษณะสมบตทางไฟฟา ของ 7805 จะเหนไดวาแรงดนเอาตพตออกมาคงทท
5V เราจะตองจายแรงดนอนพตใหมากกวา 5V แตกมากกวาไดระดบหนงเทานน ซงดจากตารางขางบนแลว ไอซเบอร 7805 จะจายแรงดนอนพตไดไมเกน 35V และตองจายแรงดนอนพตไมตากวาVout +VDropoutซงจะได 5V+2V = 7V
ใน Data Sheet จะระบใหเราตอตวเกบประจ 2 ตว ครอมดานอนพต และเอาตพตดวย
ELECTRONIC CIRCUIT DESIGN 186
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Regulated output(5 V,0 to 1 A)
Unregulated Input(7 V-35 V)
C10.33
1 IN
7805
OUT2
COMMON3 C2
0.1
C1 จะทาหนาทลดผลของความจแฝง (Stray Inductance) ทเกดจากสายไฟ ซงจะมความจาเปนมาก ในกรณทวงจรรกษาระดบแรงดนถกวางอยหางจากภาคทยงไมมการรกษาระดบแรงดนมาก สวน C2 ชวยในการปองกนการตอบสนองสญญาณแบบทรานเชยน (Transient Response) ทจะเกดขนเมอมการเปลยนแปลงโหลดแบบทนททนใด ไอซรกษาระดบแรงดนปรบคาไดแบบ 3 ขา (Three-terminal Adjustable Regulators) ไอซรกษาระดบแรงดนปรบคาไดแบบ 3 ขา จะมจดทเตรยมไวสาหรบตอตวตานทานภายนอก เพอปรบคาแรงดนเอาตพต ซงแรงดนเอาตพต กมทงไอซประเภททใหไฟบวก (Positive) และ ไอซทใหไฟลบ (Negative) ตวอยางของไอซประเภทน ทเปนไฟบวกคอ IC เบอร LM317 สวนทเปนไฟลบคอ เบอร LM337 ซงทง 2 ชนดน สามารถจายกระแสไดสงสดประมาณ 1.5A โครงสรางของไอซเบอร LM317 แสดงในภาพขางลาง ซงมลกษณะเหมอนกบไอซเบอร LM337 จากแผนผงดานบน แสดงถงโครงสรางภายในไอซเบอร LM317 จะเหนวาม แรงดนอางอง
(Bandgap Reference) มคา 1.5V และมกระแสไหลผานขณะทางาน 50μA ซงไหลมาจากแหลงจายกระแส วงจรในสวนนจะทางานเปนอสระตออณหภม นอกจากน ไอซ LM317 จะมวงจรปองกน เชนเดยวกบไอซรกษาระดบแรงดนทวไป เราสามารถหาคาแรงดนเอาตพตไดจากแผนผงขางตน จากกฎ KVL ; VO = VAdj+1.25V (เนองจาก Vn=Vp) และ VO= VR1+VR2
1.25 V
0.2
-
+Protection
circuits
Adjustment
OUTPUT
INPUT
50
500
OP AMP
IQ
IQ
+
-
Vi
R1
R2
LM317
OUT
ADJ
IN
POWER SUPPLY DESIGN 187
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เนองจาก VAdj= VR2 และ VR1= 1.25V
ดงนน 21
1.251.25 (50 )O
VV V R A
Rμ= + +
เมอจดรปสมการใหมจะได
2
1 1 2
50(1 )(1 )1.25
(1.25 )( // )O
R AV V
R V R Rμ
= + + (20)
จากสมการท (20) จะพบวา VO ขนอยกบคาของ R1 และ R2แตในทางปฎบตเราสามารถลดรปสมการใหสนลงได เนองจาก Data Sheet LM317 ผผลตบอกวากระแสเฉลยทไหลผาน R1 ควรอยในคาประมาณ 5 mA ดงนนคาของ R1 คอ
1
1.25250
5V
RmA
= = Ω
ซงจะให 1 2
501
(1.25 )( // )A
V R Rμ
⟨⟨ ดงนนจากสมการ (20) จะได
2
1
(1 )1.25O
RV V
R= + (21)
ในการใชงานจรงจะใชคา R1 เปนตวตานทานคาคงทประมาณ 250Ω และ R2 เปนตว
ตานทานปรบคาได (Potentiometer, POT) ตอไวปรบคาแรงดนเอาตพต ซงสามารถปรบไดอยในชวง
1.25 35oV V V≤ ≤
โดยปกตแลว นยมใชคา R2 ประมาณ 5kΩ (Potentiometer)
ขอควรระวง การจายแรงดนอนพต สาหรบไอซ LM317 และไอซ LM337 จะตองจายแรงดนแรงดนอนพตไมมากกวาแรงดนเอาตพต 40V เพราะจะทาใหไอซพงได 40i OV V V=≤ + (22)
ELECTRONIC CIRCUIT DESIGN 188
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ไอซ LM317 สามารถจายกระแสไดสงสด 1.5A ถาหากวาเราตองการกระแสทสงกวานกอาจหนมาใชไอซรกษาระดบแรงดนปรบคาไดแบบ 3 ขา เบอร LM338 ซงสามารถจายกระแสสงสดไดถง 5A หรอ LT1038 และ LM396 ซงจายกระแสไดสงสดถง 10A แตในการออกแบบเพอใชงาน ควรศกษาถง Data Sheet ของ IC ตวนนกอน ซงกจะมหลกการทคลายกนกบไอซรกษาระดบแรงดนทไดกลาวไปแลว ไอซรกษาระดบแรงดนปรบคาไดแบบ 4 ขา (Four-terminal Adjustable Regulators)
Unregulated input
C10.33
Regulated output
C20.1
78G OUT
CONTROL
COMMON
IN R2
R1
ไอซรกษาระดบแรงดนปรบคาไดแบบ 4 จะมขาทเพมขนมาคอขาควบคม (Control) และมลกษณะการตอใชงานดงวงจรขางบน ซงเปนการยกตวอยางไอซเบอร 78G (แบบบวก, Positive) และ 79G (แบบลบ, Negative) จากวงจร Vcontrol ของไอซเบอร 78G มคา 5V และ 79G มคา –2.23V ซงเปนแรงดนอางองดงนนเราสามารถหาคาแรงดนเอาตพตไดจาก
2
1
(1 )5O
RV V
R= + สาหรบ 78G (23)
และ
1
1
(1 )2.23O
RV V
R=− + สาหรบ 79G (24)
เพอจะผลกระทบของกระแสไบอสอนพต (Input bias current) ทขาควบคมของไอซจาก Data Sheet ผผลตไดแนะนาวา ควรจะมกระแสไหลในโครงขายปอนกลบประมาณ 1 mA ดงนนคาของตวตานทาน สามารถหาไดดงน
1
1
55
12.23
2.23 2.21
VR k
mAV
R k kmA
= = Ω
= = Ω ≈ Ω
POWER SUPPLY DESIGN 189
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
แรงดนเอาตพตสามารถปรบไดโดยการปรบคา R2 ถาเปนไอซเบอร 78G สามารถปรบคา
VOไดในชวง 5V ≤VO ≤ 30V และถาเปนเบอร 79G กจะปรบคาไดในชวง –2.3V ≥ VO ≥ -30V ในกรณทจาเปนตองวางวงจรรกษาระดบแรงดนกบภาระไวหางกนมาก จะตองเดนสายไฟยาวมากขน ซงจะสงผลใหเกดแรงดนตกครอมในสาย เนองมาจากคาความตานทานแฝงทอยในสาย (Stray Wiring Resistances) เราสามารถกาจดผลของแรงดนตกครอมในสายได โดยใชวงจร Four wire remote sensing ตามวงจรดานลางได
Vi
+
-
Load
Rs
OUT
78G
CONTROLCOMMON
IN
R1
R2
Rs
Rs
ปญหา 2
(a) จงใชไอซเบอร 78G และ 79G ออกแบบแหลงจายไฟเลยงแรงดนคทสามารถปรบคาได
ในชวง ±5V ถง ±30V โดยการปรบ POT 2 ตว (b) ถาอตราทนแรงดนอนพตสงสด (Maximum input voltage rating) ของไอซเบอร 78G
คอ +40V และ 79G คอ -40V และแรงดนตกครอมสงสด (Maximum dropout voltage) 2.5V สาหรบ 78G และ 2.3V สาหรบ 79G จงหาคาแรงดนอนพต (Unregulated input voltage) ทใชงานไดของวงจรน
วงจรรกษาระดบแรงดนชนดตดตามค (Dual Tracking Regulators)
สาหรบวงจรหรออปกรณทตองใชไฟเลยงเปนแบบแหลงจายไฟเลยงค (Dual Power Supply) ยกตวอยาง เชน ออปแอมป, ตวแปลงขอมล (Data Converters) และ Function Modules วงจรรกษาระดบแรงดนทเหมาะสม และสะดวกในการใชงานกคอ วงจรรกษาระดบแรงดนชนดตดตาม ซงจะใหแรงดนเอาตพตออกมา 2 คา โดยแตละคามขนาดเทากน แตมข วตรงกนขาม
ตวอยาง ไอซชนดนคอ เบอร RC4195 เปน ไอซทใหแรงดนคงทแบบค ±15V (Fixed dual regulator) เปนของบรษท Reytheon สวน RC4194 เปนไอซชนดเดยวกนแตสามารถปรบคาได ไอซทง 2 เบอรนจะมวงจรปองกนลดวงจร และวงจรปองกนการเสยหายทรานซสเตอรเนองจากอณหภมดวย อปกรณทตองตอภายนอก คอ ตวเกบประจตรงเอาตพต เพอปองกนการตอบสนองแบบทรานเชยนส (เพอใหไดผลดทสดควรใชตวเกบประจชนดแทนทาลม)
ELECTRONIC CIRCUIT DESIGN 190
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
+ 15 V100 mA
- 15 V100 mA
Unregulatedinput
+18 V to +80 V
-18 V to -80 V
+ IN
- IN
4195
+ OUT
- OUT
IN4002
IN4002
Regulatedoutput
สวนไดโอดนนตอไวเพอปองกนสภาวะแลทอพทเอาตพต (Output latchup) ซงจะเกดขนเมอมการจายไฟใหวงจรรกษาระดบแรงดน อาจจะทาใหวงจรรกษาระดบแรงดนแตละตว ทางานในเวลาทตางกน ถาภาระทเอาตพตมคาตางกน วงจรรกษาระดบแรงดนททางานเรวกวาจะพยายามสรางแรงดนเอาตพตทมข วตรงขามกบสภาวะปกต ทาใหเกดสภาวะแลทอพ ไดโอดทตอจะไดรบไบสตรงเมอเกดสภาวะน วงจรรกษาระดบแรงดนทมแรงดนตกครอมตา (Low-Dropout Voltage Regulators)
แรงดนตกครอม (Dropout Voltage) คอ ความแตกตางของแรงดนอนพ และแรงดนเอาตพตทตาทสด ทยงคงสามารถสงผลใหวงจรรกษาระดบแรงดนนนทางานอยได
ในไอซรกษาระดบแรงดนแบบทวไป เชน 7805 จะมแรงดนตกครอม 2V (โดยเฉลย) 2.5V(สงสด) หมายความวา เราจะตองจายแรงดนอนพตใหไอซเบอร 7805 นไมตากวา 5V+2.5V=7.5V เปนอยางตา
วงจรรกษาระดบแรงดนทมแรงดนตกครอมตา จะมแรงดนตกครอมตากวา 0.6V เหมาะสาหรบใชกบวงจรทมขดจากดของแรงดนอนพต เชน อปกรณไรสาย อปกรณเคลอนท ทจาเปนตองมแหลงจายไฟเปนแบตเตอร
Unregulatedinput
Regulatedoutput
Reference +
-
R3
Q2
Q1Series
element
R2
R1
Common
Current limit
แผนผงของวงจรรกษาระดบแรงดนทมแรงดนตกครอมตา จะเหนวา มภาคจากดกระแส
(Current Limit) โดยทไมใช RSC ซงจดนเปนตวลดแรงดนตกครอมในตวไอซไดเปนอยางด
POWER SUPPLY DESIGN 191
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตวอยางของวงจรรกษาระดบแรงดนทมแรงดนตกครอมตา คอเบอร L487, L4700 ของบรษท SOS หรอ LM2931 และ LM2935 ของบรษท National Semiconductor ตลอดจน LT1020 ของบรษท Linear Technology วงจรรกษาระดบแรงดนทควบคมดวยลอจก (Logic-Controlled Regulators)
เปนอปกรณทใชควบคมการรกษาระดบแรงดน ไดจากสญญาณลอจกดจตอล ตวอยางของ วงจรรกษาระดบแรงดนทควบคมดวยลอจก คอ ไอซเบอร LT1005 และ LT1035 ของบรษท Linear Technology จากภาพลาง เปนไอซเบอร LT1035
0 V
5 V
Hi
IN OUT
LT1035
EN AUXGND
5
2
1
4
Enable
Lo LT1035 จะมแรงดนเอาตพต ขณะไดรบสญญาณ Enable เปน ลอจกสง มขนาด 5V 3A
นอกจากยงม Auxiliary Output ขนาด 5V 75mA จะใหแรงดนเอาตพตนตลอดเวลา ในการใชงานจรง สญญาณ Enable จะเปนคาสง (Command) ซงจะถกปด (Shut off) เนองจากเกดสภาวะภาระเกนหรอลดวงจรทเอาตพต แตยงมไฟเลยงวงจรในสวนอนทกนกระแสไมมาก จากขา Auxiliary
วงจรรกษาระดบแรงดนทควบคมดวยลอจกน มกจะนยมใชในงานควบคมกาลงไฟฟาระยะไกล (Remote Power Control) หรอ การเรยงลาดบแหลงจายกาลงฉกเฉน (Emergency Power Sequencing)
การประยกตใชงานไอซรกษาระดบแรงดน
นอกจากเราจะใชไอซรกษาระดบแรงดนในการทาหนาทรกษาระดบแรงดนแลว ยงมเทคนค ในการประยกตใชงานไอซรกษาระดบแรงดนไดอกดงน
1. แหลงจายกระแส (Current Sources)
Vi
LOAD
7805OUTIN
COMMON
R1
(b)(a)
IR1
IQ+
-VL
LoadRoILIo
ELECTRONIC CIRCUIT DESIGN 192
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การตอไอซรกษาระดบแรงดนตามวงจรขางตน กจะไดแหลงจายกระแสทมขนาด
1
5O Q
VI I
R= + (25)
เมอ R1 เปนตวตานทานทใชกาหนดคากระแส IQ เปนกระแสนงสงบ (Quiescent Current) คาของ IQ สามารถดไดจาก Data Sheet ซงเปนคาคงทสาหรบไอซเบอร 7805 มคา IQ =4.2mA (โดยเฉลย)
ตวอยาง 2 โดยการใชทฤษฎนอรตน แหลงจายกระแสสามารถเขยนเปนวงจรเทยบเทาไดดงรป (b) ซงประกอบดวยแหลงจายกระแส (IO) และตวตานทานขนาน RO จงหาคา IQ และ RO(min) เมอ
1 20R = Ω
วธทา จากสมการท (25) 54.2 254.2
20O
VI mA mA= + = ∗
Ω
• ถาตองการ IO = 250mA ใหใช R1 เปน POT
(min)(max)
Lo
L
VR
IΔ
≈Δ
จาก Data Sheet การเปลยนแปลงของ VI-Vcommon จาก 8V ถง 25V จะสงผลให IQ เปลยนแปลง 0.8mA (สงสด)
0.847 / ( )
25 8Q
mAI A V Max
V VμΔ = =
−
ดงนน
ในทานองเดยวกน การเปลยนแปลงของ VI-Vcommon จาก 7V ถง 25V จะทาให ΔVR1 = 50mV(max) ดงนน
1
50139 /
(25 7 )20
R
mVI V
V VμΔ = =
−Ω
ดงนน ทก ๆ 1V ในVL; ILมการเปลยนแปลง = 47+139 = 186μA
(min)
15.38
186O
VR k
Aμ= = Ω
POWER SUPPLY DESIGN 193
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหา 3 จงใช LM317 ซงม line Regulation 0.07%/V แรงดนตกครอมประมาณ 2V ท IO=1A;
ΔIAdj =5μA (สงสด) สาหรบ 2.5V ≤VI-VO ≤40V (a) ออกแบบแหลงจายกระแสขนาด 1A (b) จงหา IO และ RO(min) จากขอ(a)
2. การปรบคาแรงดนเอาตพตจากไอซรกษาระดบแรงดนเอาตพตทมคาคงท ไอซรกษาระดบแรงดนเอาตพตทมคาคงท สามารถใหแรงดนเอาตพตทเปนคาแรงดนไมเปน
มาตรฐาน (Nonstandard Voltage) ไดโดยการตอตวตานทาน เพอเอาไวปรบแรงดนทผานการรกษาระดบใหไดตามตองการ ตามวงจรรป (a) ปกตนยมจะปรบท R2
7805
IN OUT
COMMON1R
2R
iV oV7805
IN OUT
COMMON
1R
2R
iV oV
+
−QIQI
จากวงจรเปนตวอยางทใชไอซรกษาระดบแรงดนเอาตพตทมคาคงท เบอร 7805 สาหรบแรงดนเอาตพตของวงจร สามารถหาไดจาก
22
1
(1 )O reg Q
RV V R I
R= + + (26)
เมอ regV เปน แรงดนทผานการรกษาระดบ
R2 ควรใชคาตาๆ เพอใหกาจดผลของเทอมหลงของสมการ (26) ได ตวอยาง 3 ตองการออกแบบวงจรรกษาระดบแรงดนทมขนาด VO = 7.5V จาก IC 7805 จงหาคา R1 และ R2
วธทา จาก Data Sheet ของไอซ 7805 IQ= 4.2 mA (Typ)
ดงนน เลอกIR1>>IQ เพอทจะลดผลของ ΔIQ
ELECTRONIC CIRCUIT DESIGN 194
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เลอก IR1 = 25mA
ดงนน 1
5200
25V
RmA
= = Ω
จดประสงค ในการใส R2 กเพอเพมแรงดนทขาจดรวม ขนมาอก 2.5V
ดงนน 2
2.585.6
4.2 25V
RmA mA
= = Ω+
คา R2 ไมมขาย ดงนน ควร R2 ใช เปน POT ปญหา 4 จงหา Load และ Line Regulation จากตวอยางขางบน ผลของ IQ จะสงใหมกระแสไหลผานมากขน ซงจะทาใหในการออกแบบจะตองใช R2 ทมกาลงวตตสงขน ยงไอซรกษาระดบแรงดนเอาตพตทมคาคงท อยางเชน 7805 จะมคา IQ สงกวาไอซรกษาระดบแรงดนทปรบคาได อยางเชน LM317 มาก (7805 ม IQ = 4.2mA (โดยเฉลย) สวน LM
317 ม IQ =5μA (สงสด) แตเราสามารถกาจดผลของ IQ ไดโดยใชวงจร (b) เนองจากกระแส IQ จะทาใหถกเปลยนทศทาง โดยแรงดนเอาตพตสามารถหาไดจาก
2
1
(1 )O reg
RV V
R= +
วงจรขางลางน เปนแหลงจายกาลงไฟฟาชนดแรงดนตดตามคขนาด ±15V ทสรางจากไอซรกษาระดบแรงดนขนาดคงท 5V (7805) จานวน 2 ตว
POWER SUPPLY DESIGN 195
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
7805IN OUTCOMMON
Vi
6 7
4A2
3
2
741
R110 k
R220 k
D3IN4001
C10.1μA
C10.1μA
R120 k
D2IN4001
7741
6
A1 4
2
3
OUTCOMMON
IN
+15 V, 1 A
GND
-15 V , 1A
GND
-Vi
R420 k
3. การเพมขนาดกระแสเอาตพตแกไอซรกษาระดบแรงดน (Boosting IC Regulator Output Current)
ถงแมวา จะมไอซรกษาระดบแรงดนทสามารถจายกระแสแกโหลดไดสง เชน 10A กตาม แตกมขดจากดทเกดจากราคาและขนาดของแผนระบายความรอน ในขณะเดยวกน เราสามารถทจะเพมขนาดการจายกระแสใหเพยงพอกบความตองการของเรา จากวงจรรกษาระดบแรงดนทจายกระแสตาๆ ไดโดยการเพมอปกรณขยายกาลง (Power Devices) เขาไปในวงจร
CONTROL
OUTIN
COMMON
78GμA
ViQ1
FT3055
Q22N6121
Rsc
R2
R1
10F
μF0.33
μ
จากวงจรเปนการเพมกระแส จากไอซรกษาระดบแรงดนแบบ 4 ขา วงจรนยงมชดปองกน
สภาวะภาระเกนดวย โดยทกระแสเอาตพตสงสดของวงจรน จะหาไดจาก
2( )1(max)
be onE
VI
Rsc=
อยางไรกตาม วงจรนจะมแรงดนตกครอมเพมขนอก VBE1(on)+VRSC เนองจากไอซ 78G ม
แรงดนตกครอมสงสดอย 2.5V ดงนน กรณเลวรายทสด (Worst-Case) สาหรบ แรงดนตกครอมคอ
2.5V+ VBE1(on)+VBE2(on) = 2.5V+1V+0.8V=4.3V
ELECTRONIC CIRCUIT DESIGN 196
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Load
IBR1
Ω7
R1
Ω7
7805 COMMONOUTIN
IR1
Vi
IE
IC
IoILIi
0.33
Q2
2N6124
Vi
Rsc
Q1
2N37927805
OUTIN
Load0.1
μFμF
(a) (b)
สวนวงจรดานบน (a) เปนการเพมกระแส สาหรบไอซรกษาระดบแรงดนแบบ 3 ขา
จากวงจร IO+Id=IL
จาก c BI Iβ= และ ( )1
1
;( )EB onB i R O i D
VI I I I I I
R= − ≈ − ≈
ดงนน ( )
1
( )EB onO o L
VI I I
Rβ+ − =
1( )
1
( 1) EB onL O
VI I
Rβ β= + − (29)
จากสมการ (29) จะเหนวา กระแสสงสดจะขนอยกบคา β ของทรานซสเตอร จากวงจรในรป (a) ไอซเบอร 7805 ม maxoI 1A ถา ( )1 1EB onV V≈ และ 15β = จากสมการ (29) จะได
( )max
116 1 15 13.8
7L
VI A A= × − × =
Ω
ปญหา 5 จากวงจรในรป (a) จงหาคากระแส oI และกระแส CI เมอมภาระคา 100 ,5Ω Ω และ 1Ω
ตามลาดบ
สวนวงจรในรป (b) ไดเพมวงจรปองกนสภาวะภาระเกน (สวนของ 2Q และ SCR ) แตไมมภาคปองกนใหทรานซสเตอรทางานอยในบรเวณทปลอดภย หรอภาคปองกนวงจรเสยหายเนองมาจากอณหภม แตเราสามารถปรบปรงวงจรรกษาระดบแรงดนทมวงจรปองกนสภาวะภาระเกน และภาคปองกนวงจรเสยหายเนองมาจากอณหภมใหแกทรานซสเตอรทตออนกรมได ตาม
POWER SUPPLY DESIGN 197
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ลกษณะวงจรตอไปน ซงเรยกวงจรนวา วงจรรกษาระดบแรงดนแบบแบงกระแส (Current sharing regulator)
7805
IN OUTCOMMON
Load
iV1R
0.2510W
Ω3R
10Ω
2R
12WΩ
1Q2 3792N
0.33 Fμ 0.1 Fμ 5V
+
−
1CI
iIoI LI
1D
1 4719N
จากวงจร ไดโอด 1D และทรานซสเตอร 1Q ทามาจากสารชนดเดยวกน ดงนน 1DV จะมขนาดเทากบ 1EBV ซงจะสงผลให 1 1 1 2C DI R I R≈ ดงนน
21
1
.c o
RI I
R≈ (30)
หากพจารณาจากวงจร พบวา Ic1 ≈ 4IO นนหมายความวา ถามกระแสไหลผานโหลด 1A จะเกดการไหลมาจากทรานซสเตอร (IC1) 0.8A และไหลมาจากไอซ 7805 อก (IO) 0.2A ไอซ 7805 ม IO(max) =1A ดงนนวงจรน สามารถจายกระแสไดถง 5A [IC1(max) =4A] และเพอเสถยรภาพในการทางาน ควรตดตงแผนระบายความรอนของทรานซสเตอรใหมขนาดใหญกวาแผนระบายความรอนทตดตงใหแกตวไอซรกษาระดบแรงดนถง 4 เทาดวย ไดโอด D1 กควรตดตงอยบน แผนระบายความรอนเดยวกบทรานซสเตอร สวน R3 ตอไวเพอเปนทางผานในการคายประจของประจทตกคาง (Stored Charge) ในรอยตอขาเบสของ Q1 ซงจะเกดขนเมอมการเปลยนแปลงโหลดจากสภาวะภาระเตม (Full load) มาเปนสภาวะภาระนอยหรอไมมภาระในทนททนใด สาหรบทกลาวมาทงหมด เปนตวอยางและการประยกตใชงานของไอซรกษาระดบแรงดน ซงไดยกตวอยางเปนบางตวเทานน แตไอซรกษาระดบแรงดนนอกเหนอจากน หรอทผลตขนมาใหม กมหลกการทางานและการใชงานเชนเดยวกนน เพอเพมประสทธภาพในการออกแบบใชงาน ควรศกษาถง Data Sheet ของไอซรกษาระดบแรงดนเบอรนนเสยกอน
ELECTRONIC CIRCUIT DESIGN 198
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การพจารณาในทางปฏบต (Practical Considerations) ตอไปนเปนขอควรคานงงายๆ ในการออกแบบแหลงจายกาลงไฟฟาทผออกแบบควรพจารณา
20 Vac
60 Hz
Transientvoltage
suppressor
LClinefilter
Powerswitch
100 50 W
0.1
1 kV
μF
Ω
T1
2
3
Load
1
2
3
D1
D2 C
7805
OUTIN
COMMON 330Ω
1. ควรตอฟวสทางดานปฐมภมของหมอแปลง เพอปองกนการลดวงจรทางดานทตยภมของหมอแปลง ฟวสทใชน ควรเปนฟวสชนด “ขาดชา (Slow-blow)” เพอใหมความตานทานตอกระแสจานวนมาก เมอเกดการเปดแหลงจาย (Power Turn on) และอตราการทนกระแสของฟวสทนามาใช ควรมคาสงกวา 50% ของคากระแสใชงาน (RMS Current) รวมในดานปฐมภมของหมอแปลง
2. ใชสายไฟแบบสามเสน (Three-wire) พรอมทงตอสายนวตรอน (Neutral wire) ลงตวถงของเครอง เพอปองกนกระแสรวไหล
3. ขณะทมการปดสวตซแหลงจายกาลง (Turn off) พลงงานทสะสมอยทางดานปฐมภมของหมอแปลง สามารถทาใหเกดสญญาณทรานเชยนสทเกดการคายประจขนาดใหญ (Large discharge transient) ได การตอโครงขายสนบเบอร (RC Snubber network) ตามวงจรดานบน จะชวยแกปญหานได
4. ควรใชตวกรองความถสญญาณแบบ LC (LC Line Filter) เพอลดการแพรกระจายของการแทรกสอดทางความถวทย (Radio-Frequency Interference, RFI) ทจะเกดขนจากกระแสสไปซขนาดใหญ (Large current spikes) ในวงจรเรยงกระแส
5. ในแรงดนอนพตไฟสลบอาจจะเกดแรงดนสไปซขนาดสง (High Voltage Spikes) เนองจากการทางานของอปกรณตางๆ เชน มอเตอรได ดงนนจงควรตอตวกาจดแรงดนทรานเชยนส (Transient Voltage Suppressors) จะแกปญหานได โดยอปกรณตวนมขนาด 2 ขา
POWER SUPPLY DESIGN 199
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
โครงสรางภายในคลายจะเปนซเนอรไดโอด 2 ตว ตอโดยหนขวมาชนกน กระแสสไปซจะไหลผานอปกรณตวนแทน วงจรบอกสถานะและปองกนแหลงจายกาลงไฟฟา (Power Supply Supervisory Circuits) ถงแมวา ไอซรกษาระดบแรงดนโดยทวไปจะมการปองกนอยภายในตวไอซอยแลว แตยงม ไอซรกษาระดบแรงดนอยหลายเบอรทไมมการปองกนในตว รวมทงในการใชแหลงจายไฟฟา ผใชควรทราบถงสภาวะของแหลงจายไฟฟานน วาปกตดหรอไม ดงนน จงไดมการผลตไอซททาหนาทแหลงจายไฟฟาโดยเฉพาะ รวมถงยงมการแจงบอกผใชวา เกดสภาวะผดปกตอะไรขนอกดวย เราเรยกไอซททาหนาทนวา “Power Supply Supervisory Circuit” ไอซเบอร MC 3425 (Power Supply Supervisory Circuit)
3
4
UVsense
CMP1
+
-
8
200μA200μA
CMP2
+
+
+
-
-
-
CMP3
CMP4
Vref
2.5V
μ A
IH1.25
OVDLY
UVDLY GND
UVIND
OVDRV
2 5 7
6
1
ไอซ MC 3425 เปนตวอยางของไอซททาหนาทน การปองกนจะมทงหมด 3 สภาวะคอ การปองกนแรงดนเกน (Overvoltage,OV)) , การตรวจจบแรงดนตาเกน (Undervoltage sensing,UV) และการตรวจจบการสญเสยสญญาณไฟสลบ (AC LineLoss Detection) จากรป แสดงถงแผนผงภายในตวไอซ MC 3425 ซงเปนไอซขนาด 8 ขา การตรวจจบแรงดนสง/ตาเกน (Over/Under voltage Sensing)
VoltageRegulator
MC3425 LoadUnregulatedinput
Fuse
2R
1R
4R
3R
1
6
3
42 7 5
67MCR
DLYC DLYC
ELECTRONIC CIRCUIT DESIGN 200
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
แรงดนสงเกน (OV) จะทางานเมอ VCC สงถงระดบ VOV
จากวงจรจะเหนวา 1
1 2ref OV
RV V
R R=
+
ดงนน ระดบเปลยนแปลง (Trip level,VOV) สามารถหาไดจาก
2
1
(1 )OV ref
RV V
R= + (31)
คาเวลาในการหนวง (TDLY) สามารถหาไดจาก
ดงนน 2.5 200DLY DLYC V A Tμ× = ×
12,500DLY DLYT C= (32)
จากสมการท (32) ถาใช CDLY = 0.01μF จะได TDLY = 125μS หลงจากสนสดเวลาหนวง TDLY นแลวยงเกดสภาวะแรงดนสงเกนอย เอสซอารจะถกกระตนใหทางาน ทาใหเกดการลดวงจรทเอาตพตของวงจรรกษาระดบแรงดน ซงจะมผลทาใหฟวสขาด ในทานองเดยวกน สภาวะแรงดนตาเกน (UV) จะเกดขนเมอ VCC ตากวา VUV ซงคา VUV หาไดจาก
4
3
(1 )UV ref
RV V
R= + (33)
จากแผนผง CMP3 จะทางานเมอ IH (กระแสซงค) มคาสงถง 12.5μA กระแสในสวนนจะใชผลตฮสเตอรซส (Hysteresis) โดยทความกวางฮสเตอรซส (Hysteresis Width, VH) สามารถหาไดจาก 3 412.5 ( // )HV A R Rμ= (34)
ดงนน CMP3จะทางาน เมอ VCC มคาตากวาระดบ VUV แต CMP4 ยงไมทางานจนกวา VCC
จะสงขนถง VUV+VH จากนน CMP4 จะทางาน ทาใหขา 6 มคาเปน “0” สงผลให LED สวางบอกสภาวะแรงดนตาเกน (UV)
POWER SUPPLY DESIGN 201
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การตรวจจบการสญเสยสญญาณไฟสลบ (Line Loss Detection)
1
Unregulatedinput Fuse
Voltageregulator
MC3425
VCC
Load
4
38
2 7 5
CDLY CDLY
R3 R1
R2
R4
Rp MCR67
PFAILac line
4pinV
5pinV
PFAIL
t
t
t
เราสามารถใชการตรวจจบแรงดนตาเกนมาใชในการตรวจจบการสญเสยสญญาณไฟสลบ จากวงจรขางตน สญญาณ Power Fail (PFAIL) นอาจจะนาไปใชในการขดจงหวะ (Interrupt) ในระบบไมโครโพรเซสเซอร เพอปองกนระบบและขอมลในกรณทไฟตก และปองกนแรงดนสไปซทจะทาใหไอซพง ควรตอตวเกบประจครอม R3 ไวดวย นอกจากไอซเบอร MC 3425 ของบรษท Motorola แลว ยงมไอซททาหนาทวงจรบอกสถานะและปองกนแหลงจายกาลงไฟฟา (Power Supply Supervisory Circuit) อก ยกตวอยางเชน MC 3423, MC 3424 หรอ SG 3543/44/48 (Silicon General), UC 1903 (Unitrode) และ ICL 7665 (Intersil) เปนตน ในการใชงาน ควรศกษาถง Data Sheet ดวย ปญหา 6 จากวงจรตรวจจบแรงดนสง/ตาเกน จงหาคาทเหมาะสมของอปกรณ เมอตองการ OV ม
ระดบเปลยนแปลงท 6.5V โดยทมเวลาหนวง 100 μS และ UV มระดบเปลยนแปลงอยท 4.5V โดย
ทมฮสเตอรซส 0.25V และ UV มเวลาหนวง 500μS ปญหา 7 จากวงจรตรวจจบการสญเสยสญญาณไฟสลบ ตองการออกแบบ ใหปองกนแรงดนสงเกนเมอแรงดนขนถง 6.5V และเกดสญญาณ PFAIL เมอสญญาณไฟสลบมคาตากวา 80% ของคาปกต จงหาคาอปกรณทงหมด
ELECTRONIC CIRCUIT DESIGN 202
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตารางท 1 ไอซรกษาระดบแรงดนชนดจายแรงดนคงท (เรยงคาตามกระแสเอาตพต)
Device
Output voltage(ty
p)(V)
Tempreat
ure*
Line regulation(max)(mV
)
Load regulation(max)(mV
)
Ripple rejection(min)(dB)
Quiescenl
cerrent (mA)
Input voltage rage(V)
Dropout Voltage (typ)(V)
Fixed Positive 100mA
78L26 78L05 78L62 78L82 78L09 78L12 78L15 78L18 78L24
2.6 5.0 6.2 8.2 9.0 12 15 18 24
C C C C C C C C C
100 150 175 175 188 250 300 300 300
50 60 80 80 90 100 150 170 200
43 41 40 39 38 37 34 33 31
5.5 5.5 5.5 5.5 5.5 6.0 6.0 6.0 6.0
4.8 to 35 7.2 to 35 8.4 to 35 10.4 to 35 11.2 to 35 14.2 to 35 17.2 to 35 20.2 to 40 26.2 to 40
2.2 2.2 2.2 2.2 2.2 2.2 2.2 2.2 2.2
Fixed Positive 500mA
78M05 78M05 78M06 78M06 78M08 78M08 78M12 78M15 78M15 78M20 78M20 78M24 78M24
5.0 5.0 6.0 6.0 8.0 8.0 12 15 15 20 20 24 24
M C M C M C M M C M C M C
50 100 60 100 60 100 60 60 100 60 100 60 100
50 100 60 120 80 160 120 150 300 200 400 240 480
62 62 59 59 56 56 55 54 54 53 53 50 50
6.0 6.0 6.0 6.0 6.0 6.0 6.0 6.0 6.0 6.0 6.0 6.0 6.0
8.0 to 35 7.5 to 35 9.0 to 35 8.5 to 35 11 to 35 10.5 to 35 15 to 35 18 to 35 17.5 to 35 23 to 40 22.5 to 40 27 to 40 26.5 to 40
2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5
Fixed Negative 500 mA
79M05 79M05 79M06 79M06 79M08 79M08 79M12 79M12 79M15 79M15 79M20 79M20 79M24 79M24
-5.0 -5.0 -6.0 -6.0 -8.0 -8.0 -12 -12 -15 -15 -20 -20 -24 -24
M C M C M C M C M C M C M C
50 50 60 60 80 80 80 80 80 80 80 80 80 80
100 100 120 120 160 160 240 240 240 240 300 300 300 300
54 54 54 54 54 54 54 54 54 54 54 54 54 54
2.0 2.0 2.0 2.0 2.0 2.0 3.0 3.0 3.0 3.0 3.5 3.5 3.5 3.5
-7.5 to -35 -7.3 to –35 -8.5 to –35 -8.3 to –35 -10.5 to –35 -10.3 to –35 -14.5 to –35 -14.3 to –35 -17.5 to –35 -17.3 to –35 -22.5 to –40 -22.3 to –40 -26.5 to –40 -26.3 to –40
2.5 2.3 2.5 2.3 2.5 2.3 2.5 2.3 2.5 2.3 2.5 2.3 2.5 2.3
POWER SUPPLY DESIGN 203
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Fixed Negative 3.0 A
LM145 LM345
-5.0 -5.0
M C
15 25
75 100
66 66
2.0 3.0
-20 -20
2.8 2.8
Fixed Positive 1.0 A
7805 5.0 M 50 50 68 6.0 8.0 to 35 3.0 7805 5.0 C 100 100 62 8.0 7.5 to 35 2.5 LM309 5.0 C 50 100 - 10 7.0 to 35 2.0 LM309 5.0 M 50 100 - 10 7.0 to 35 2.0 7806 6.0 M 60 60 65 6.0 9.0 to 35 3.0 7806 6.0 C 120 120 59 8.0 8.5 to 35 2.5 7808 8.0 M 80 80 62 6.0 11 to 35 3.0 7808 8.0 C 160 160 56 8.0 10.5 to 35 2.5 7885 8.5 M 85 85 60 6.0 11.5 to 35 3.0 7885 8.5 C 170 170 64 8.0 11 to 35 2.5 7812 12 M 120 120 61 6.0 15 to 35 3.0 7812 12 C 240 240 55 8.0 14.5 to 35 2.5 7815 15 M 150 150 60 6.0 18 to 35 3.0 7815 15 C 300 300 54 8.0 17.5 to 35 2.5 7818 18 M 180 180 59 6.0 21 to 35 3.0 7818 18 C 360 360 53 8.0 20.5 to 35 2.5 7824 24 M 240 240 56 6.0 27 to 40 3.0 7824 24 C 480 480 50 8.0 26.5 to 40 2.5
Fixed Negative 1.0 A
7905 7905 7906 7906 7908 7908 7912 7912 7915 7915 7918 7918 7924 7924
-5.0 -5.0 -6.0 -6.0 -8.0 -8.0 -12 -12 -15 -15 -18 -18 -24 -24
M C M C M C M C M C M C M C
50 100 60 120 80 160 120 240 150 300 180 360 240 480
50 100 60 120 80 160 120 240 150 300 180 360 240 480
54 54 54 54 54 54 54 54 - 54 54 54 54 54
2.0 2.0 2.0 2.0 2.0 2.0 3.0 3.0 3.0 3.0 3.0 3.0 3.0 3.0
-7.8 to -35 -7.3 to –35 -8.8 to –35 -8.3 to –35 -10.8 to –35 -10.2 to –35 -14.8 to –35 -14.3 to –35 -17.8 to –35 -17.3 to –35 -20.8 to –40 -20.3 to –40 -26.8 to –40 -26.3 to –40
2.8 2.3 2.8 2.3 2.8 2.3 2.8 2.3 2.8 2.3 2.8 2.3 2.8 2.3
Fixed Positive 2.0 A
UA78CB 13.8 C 150 150 50 8.0 17 to 25 2.5 Fixed Positive 3.0 A
LM123 LM233 LM323
5.0 5.0 5.0
M M C
25 25 25
100 100 100
- - -
20 20 20
7.5 to 20 7.5 to 20 7.5 to 20
2.5 2.5 2.5
ELECTRONIC CIRCUIT DESIGN 204
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Fixed Positive 5.0 A
78H05 78H05A 78H12 78H15
5.0 5.0 12 15
C , M C , M C C
12 25 - 30
50 50 120 30
60 60 60 60
10 10 10 10
8.5 to 25 7.8 to 25 15.5 to 25 18.5 to 25
3.5 2.3 3.5 -
ตารางท 2 ไอซรกษาระดบแรงดนชนดปรบแรงดนได (เรยงคาตามกระแสเอาทพต) Device
Output cerrent.(mA)
Output voltage rang(V)
Temperature*
Line regulation(%V)
Load regulation(%V)
Ripple rejection(dB)
Quiescent current(mA)
Input voltage range(V)
Dropout voltage (V)
Positive adjustable
LM105 12 4.5 to 30 M 0.06 1.0 1.0 2.0 8.5 to 50 3.0 LM305 12 4.5 to 30 C 0.06 1.0 1.0 2.0 8.5 to 40 3.0 LM376 25 5.0 to 37 C 0.1 0.1 1.0 2.5 9.0 to 40 3.0 LM305A 45 4.5 to 40 C 0.06 0.4 - 2.0 8.5 to 50 3.0 LM723 150 2.0 to 37 M 0.3 0.15 58 3.5 9.5 to 40 3.0 LM723 150 2.0 to 37 C 0.5 0.2 58 4.0 9.5 to 40 3.0 78MG 500 5.0 to 30 M 1.0 1.0 5.0 7.5 to 40 3.0 78MG 500 5.0 to 30 C 1.0 1.0 62 5.0 7.5 to 40 2.5 78G 1000 5.0 to 30 M 1.0 1.0 62 5.0 7.5 to 40 2.5 78G 1000 5.0 to 30 C 1.0 1.0 68 5.0 7.5 to 40 3.0 LM117 1500 1.2 to 37 M 0.01 0.1 62 10.0 3 to 40 1.5 LM317 1500 1.2 to 37 C 0.01 0.1 66 10.0 3 to 40 1.5 LM150 3000 1.2 to 33 M 0.01 0.3 66 5.0 35 2.2 LM350 3000 1.2 to 33 C 0.03 0.5 66 10.0 35 2.2 LM138 5000 1.2 to 32 M 0.01 0.3 60 5.0 35 2.6 LM338 5000 1.2 to 32 C 0.03 0.5 60 10.0 35 2.6 78HG 5000 5.0 to 24 C 1.0 1.0 60 10.0 8.5 to 25 3.5 LM196 10,00
0 1.25 to 15 M 0.01 1.0 60 10.0 20 3.5
LM396 10,000
1.25 to 15 C 0.02 1.0 60 10.0 20 2.75
Negative adjustable
LM104 LM304 79MG 79MG 79G 79G LM137 LM137 79GH
25 25 500 500 1000 1000 1500 1500 5000
-0.15 to –40 -0.035 to –30 -2.25 to-30 -2.23 to –30 -2.23 to –30 -2.23 to –30 -1.2 to 37 -1.2 to 37 -2.25 to -24
M C M C M C M C C , M
0.1 0.1 1.0 1.0 1.0 1.0 0.02 0.04 1.0
5 mV 5 mV 1.0 1.0 2.0 2.0 1.0 1.0 1.0
1.0 1.0 50 50 50 50 66 66 66
5.0 5.0 2.5 2.5 2.0 2.0 3.0 6.0 5.0
-8.0 to –50 -8.0 to –40 -7.0 to –30 -7.0 to –30 -7.0 to –40 -7.0 to –40 -40 -40 -7.0 to -40
2.0 2.0 2.5 2.3 2.8 2.3 1.8 1.8 2.0
*Operating junction temperature range : C = commercial range , 0๐C to +125๐C M = extended militaly ,-55๐C to 150๐C
POWER SUPPLY DESIGN 205
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตารางท 3 ไอซรกษาระดบแรงดนชนดพเศษทใชเฉพาะงาน Device
Function
Input voltage rang (V)
Output voltage rang(V)
Output current max(A)
Line regulation(%)
Load regulation(%)
Quiesent current(mA)
Ripple rejection(dB)
Dropout voltage (V)
LM325 LM326 LM2930 LM2931
Dual polarity tracking Dual polarity tracking Low dropout regulator Low dropout regulator
30V±30V±
26V 26V
15V±
15V± 5V 3 to 24V
100mA 100mA 150mA 150mA
0.06 0.06 0.2 0.2
0.06 0.06 1 1
8 8 1 1
66 66 66 66
2.0 2.0 0.6 0.6
วงจรรกษาระดบแรงดนแบบสวตชง (Switching Regulators)
PowerSwitchedDevice
Filter
PulseGen.
IV OV
PulseV
จากแผนผงดานบน แสดงถง โครงสรางพนฐานของวงจรรกษาระดบแรงดนแบบสวตชง
โดยท iv เปน แรงดนอนพตทยงไมมการรกษาระดบแรงดน (Unregulated Voltage) สวน ov เปน แรงดนเอาตพตทผานการรกษาระดบแรงดนแลว (Regulated Voltage)
จากแผนผงงวงจรรกษาระดบแรงดนแบบสวตชง จะประกอบไปดวย 4 สวน ดงตอไปน 1. แหลงจายแรงดนอนพต ( )iv ในกรณปกต iv ทนามาตอจะตองมคาสงกวาแรงดน
เอาตพตทตองการ 2. อปกรณสวตซกาลง (Power Switched Device) สวนใหญจะนยมใชทรานซสเตอร หรอ
อปกรณไทรสเตอร (Thyristor Device) เพอทจะทาการตด-ตอแรงดนอนพต ( )iv ไปยงภาคกรองกระแส โดยทการตด-ตอน สามารถควบคมจากภาคกาเนดสญญาณพลซ
3. ภาคกาเนดสญญาณพลซ (Pulse Generator) ภาคนจะผลตแรงดน pulsev ซงจะเปนสญญาณสเหลยมทมความไมสมมาตรกน (Asymmetrical Square Wave) ซงตามปกตจะสามารถปรบความถ หรอคาความกวางพลซไดจากแรงดนเอาตพต ( )ov ทถกปอนกลบเขามาทภาคกาเนดสญญาณพลซ
ELECTRONIC CIRCUIT DESIGN 206
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การปรบความถหรอความกวางพลซของรปคลนสเหลยม เรยกวาการมอดเลต (Modulation) ซงในภาคกาเนดสญญาณพลซมวธการมอดเลตทนยมใชอย 2 วธ ดงน
- การมอดเลตเชงความถ (Frequency Modulation, FM) วธน เมอภาระมคามากขน ov จะตกลง ภาคกาเนดสญญาณพลซจะสรางสญญาณสเหลยมทมความถตาลง (โดยทวธนความกวางพลซจะมคาคงท) ดงนนเราจะได ov ทผานการกรองกระแสสงขน ซงหมายความวาแรงดน ov จะไมตาลงตามภาระนนเอง
- การมอดเลตเชงความกวางพลซ (Pulse Width Modulation, PWM) วธนจะมความถทคงท แตจะอาศยการปรบความกวางของพลซแทน เมอมการเปลยนแปลงโหลด ซงเปนวธนทนยมใชมากทสด เนองจากสามารถควบคมไดงายกวา
on onon
on off
t tDuty Cycle t f
t t T= = =
+ (35)
เมอ ont เปนชวงเวลา “On” ของสญญาณพลซ offt เปนชวงเวลา “Off” ของสญญาณพลซ T เปนคาบเวลา = on offt t+ สวนความถทนยมใชงานมากทสด จะอยในชวง 10kHz-50kHz 4. ภาคกรองกระแส (Filter) ทาหนาทเปลยนรปคลนพลซจากอปกรณสวตซกาลงใหเปน
แรงดนไฟตรง โดยทแรงดนเอาตพต( )oV จะเปนสดสวนของคาดวตไซเกล (Duty Cycle) กบแรงดนอนพต( )inV ตามสมการท (36)
ono in
tV V
T= × (36)
จากสมการท (36) ถาลองพจารณาวา คาบเวลา (T) มคาคงท oV กจะมคาแปรผนตรงกบ
ชวงเวลา “On” ของสญญาณพลซ ( ont ) ซงกคอการปรบแรงดนเอาตพต ( )oV โดยการเปลยน ont เรยกวธนวา การมอดเลตเชงความกวางพลซ (PWM) ในทานองเดยวกน ถา ont มคาคงท oV กจะแปรผกผนกบคา T หรอ แปรผนตรงกบคาของความถ ซงวธการปรบ oV โดยการปรบความถนเราเรยกวา การมอดเลตเชงความถ (FM) ชนดของวงจรกรองกระแสทใชสวนใหญจะเปนวงจรกรองกระแสชนด RC, RL หรอ RLC วงจรกรองกระแสทนยมใชในวงจรรกษาระดบแรงดนแบบสวตชงมากทสดคอชนด RLC คาตวเหนยวนาทจะใชในวงจรกรองกระแสชนด RL หรอ RLC เปนสวนทสาคญในการออกแบบวงจรรกษาระดบแรงดนแบบสวตชง เนองจากคาตวเหนยวนาจะมผลตอการเกบพลงงาน (Energy Store), การตอบสนองตอทรานเชยนส (Transient Response), โอเวอรชต (Overshoot) และขนาดของตวเหนยวนา
POWER SUPPLY DESIGN 207
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วธการทนยมมาออกแบบตวเหนยวนา มอย 3 วธคอ 1. Powdered permally toroids 2. Ferrite EI, U และ Toroid cores 3. Silicon Steel EI butt stacks วธการแรก จะใหคาความเหนยวนาทมการรวไหลตา, การสญเสยในแกนตา และ การซมซา
บสง (High permeability) การใชวธนเหมาะสาหรบคาตวเหนยวนาทมคาคงท แบบทสอง จะทาใหตวเหนยวนามคณสมบตทมการรวไหลตา, การสญเสยในแกนตา และ
การซมซาบสง แตมขอเสยคอ มราคาแพง สวนแบบสดทาย จะไดคาตวเหนยวนาทมคณสมบตการซมซาบสง, ความเขมฟลกซสง
(High flux density) และมราคาถก ดงนนวธนจะนยมใชมากทสดในการออกแบบวงจรรกษาระดบแรงดนแบบสวตชงแรงดนตา
ในปจจบนไดมการออกแบบวงจรรกษาระดบแรงดนแบบสวตชง ออกมาในรปของวงจรรวมหรอไอซ ซงเราเรยกวา Monolithic Switching Regulators สามารถทางานไดโดยตออปกรณภายนอกเพยงไมกตวเทานน
ไอซททาหนาทน สวนใหญมหลกการทางานและการใชงานทคลายๆ กน เพยงแตศกษาถง Data Sheet ทผผลตกาหนดมาใหกสามารถใชงานได ไอซรกษาระดบแรงดนแบบสวตชงทนยมใชและงายตอการออกแบบ จะมอย 2 เบอรคอ 78 40A Sμ ของ Fairchild และ TL497 ของ Texas Instrument แตในทนจะขอยกตวอยางการใชงานของ 78 40A Sμ
78 40A Sμ Switch Regulator
Osillator
Latch
1.3 VReferance
Comparator
Amplifier
9 10 13 Bias 12 14 11 15 16
21345678
D1
Q1
Q2
−
−
+
+
TC PKI
S
R
Q
Comparatornoniverting
input
Comparatorinverting
input VccTiming
comparatorIpk
Sene GoundDrivercollter
Switchcollector
RerferanceVoltage
Op-Ampinverting
input
Op-Ampnoninverting
input
Op-Ampsupply
Op-Ampoutput
Switchemitter
Diodecathode
Diodeanode
จากรปเปนโครงสรางภายในของ 78 40IC A Sμ ซงประกอบไปดวย ภาคสรางแรงดน
อางองทมการชดเชยอณหภม (Temperature Compensated Voltage Reference), วงจรกาเนด
ELECTRONIC CIRCUIT DESIGN 208
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สญญาณทสามารถควบคมคาดวตไซเกล (Duty Cycle Controller Oscillator), ภาคเปรยบเทยบสญญาณ (Comparator), ออปแอมป, ไดโอดสวตซกาลง (Power-Switching Diode) และ ทรานซสเตอรสวตซกาลง (Power Switch Transistor)
78 40A Sμ จะมคณสมบตดงน - สามารถทางานไดทงโหมดแปลงขน (Step-Up), แปลงลง (Step-Down) และสลบขว
(Inverting) - ยานแรงดนอนพตตงแต 2.5V ถง 40V - Line และ Load Regulation มคา 80 dB - แรงดนเอาตพตปรบคาไดตงแต 1.3-40V - กระแสสงสด 1.5A (โดยไมตองมทรานซสเตอรภายนอก) - สามารถปรบความถหรอคาดวตไซเกลได
78 40A Sμ เปนไอซขนาด 16 ขา โดยมตาแหนงขา แสดงดงรปขางลาง
1
2
3
4
5
6
7
8
16
15
9
10
11
12
13
14
78S40
Diodecathode
Diodeanode
Switchemitter
Op-Ampoutput
Op-Ampsupply
Op-Ampinverting
input
Switchcollector
Drivercollter
Gound
IpkSene
Timingcomparator
Vcc
Comparatorinverting
input
Comparatornoniverting
input
Top view สาหรบการทางานของ 78 40A Sμ น คาความถสวตซภายใน จะถกกาหนดโดยตวเกบ
ประจกาหนดเวลา (Timing Capacity): TC โดยจะตองตออยระหวางขา 12 และขากราวนด 11 และจะมคาดวตไซเกลเรมตน (Initial Duty Cycle) เทากบ 6:1 สวนคาความถสวตซ (Switching Frequency) และคาดวตไซเกลจะสามารถเปลยนแปลงโดยวงจรจากดกระแส, การตรวจจบกระแส pkI และภาคเปรยบเทยบแรงดน
ภาคเปรยบเทยบแรงดนจะทาให 1Q และ 2Q “Off” ในการทางานแบบแปลงขนและแปลงลง โดยปกตแลว ขา 9 จะตออยกบแรงดนอางอง 1.3V (ขา 8) และขา 10 จะตออยกบขาเอาตพต ซงมาจากการแบงแรงดนของแรงดนเอาตพต
POWER SUPPLY DESIGN 209
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ในการทางานแบบสลบขว ขา 9 จะถกตอผานวงจรแบงแรงดนทมาจากแรงดนอางอง 1.3V (ขา 9) สวนขา 10 จะถกตออยกบกราวนด
เมอแรงดนเอาตพต( )oV มคาถกตองตามตองการ สญญาณเอาตพตของภาคเปรยบเทยบแรงดนจะมสภาวะสง ทาใหไมมผลตอการทางานของวงจร แตถาแรงดนเอาตพตมคาสงเกนไป แรงดนทขาสลบขว (ขา 10) กจะมคาสงกวาทขาไมสลบขว (ขา 9) ทาใหภาคเปรยบเทยบแรงดนมเอาตพตเปนสภาวะตา สงผลใหวงจรเขาส “OFF time” ดงนน แรงดนเอาตพตและกระแสเอาตพตกจะมคาลดลง
ในการใชงานทง 3 โมด วงจรจากดกระแสจะทางานสมบรณได กตอเมอมการตอตวตานทานตรวจจบ (Sence Resistor): SCR ระหวางขาตรวจจบกระแส pkI (ขา 14) และ ccV ขา 13 โดยทวงจรจากดกระแส จะทางานเมอมแรงดนมาตกครอมท SCR ประมาณ 330mV (350mV สงสด) ดงนน เราสามารถกาหนด คากระแสเอาตพตสงสดไดจาก
330
pkSC
mVI
R= (37)
สวนไดโอดสวตซกาลงทอยภายในตวไอซจะมไวเพอใชแรงดนขณะไบอสตรง, DV ในการ
หาคาตวเหนยวนา, L และประสทธภาพ (Efficiency) ของวงจรรกษาระดบแรงดนแบบสวตชงทสรางขน โดยจาก Data Sheet DV จะมคา 1.25V (โดยเฉลย) และ 1.5V (สงสด)
ตวแปรทสาคญในการออกแบบ อกประการ คอ แรงดนอมตว (Saturation Voltage); SV ซงเปน คาแรงดนอมตวของทรานซสเตอร 1Q และ 2Q ซงจะระบมาใน Data Sheet โดยมคาในโหมด ตาง ๆ ดงน
- โหมดแปลงลง; SV = 1.1V (โดยเฉลย) และ 1.3V (สงสด) - โหมดแปลงขน; SV = 0.45V (โดยเฉลย) และ 0.7V (สงสด) - โหมดสลบขว; ตองพจารณาจากทรานซสเตอรภายนอก
ดงมรายละเอยดสรปดงตาราง
ELECTRONIC CIRCUIT DESIGN 210
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คา โหมดแปลงลง โหมดแปลงขน โหมดสลบขว หนวย
pkI (max)2 oI (max)2 o D S
oin S
V V VI
V V+ +
×−
(max)2 in o D So
in S
V V V VI
V V+ + −
×−
A
SCR 0.33
pkI 0.33
pkI 0.33
pkI Ω
on
off
II
o D
in S o
V VV V V
+− −
o D in
in S
V V VV V+ −
− o D
in S
V V
V V
+−
L o Doff
pk
V Vt
I+
× o D inoff
pk
V V Vt
I+ −
×
o Doff
pk
V Vt
I
+× Hμ
offt pk
o D
I L
V V
×
+ pk
o D in
I L
V V V
×
+ − pk
o D
I L
V V
×
+ Sμ
( )rC Fμ 545 10 ( )offt Sμ−×
545 10 ( )offt Sμ−× 545 10 ( )offt Sμ−× Fμ
oC ( )8
pk on off
rupple
I t t
V
× +
( )2
2pk o
pk ripple
I I
I V
−
×
( )2
2pk o off
pk ripple
I I t
I V
− ×
×
Fμ
Efficiency in S D
in
V V VV
− +×
in S o
in o D
V V VV V V−
×+ −
oin S
in o D
VV VV V V−
×+
in avgfI
(Max load condition)
2pk o D
in S
I V VV V
+×
− +
2pkI
2pk o D
in o D S
I V V
V V V V
+×
+ + − A
ตวอยาง 4 ตองการออกแบบวงจรรกษาระดบแรงดนแบบสวตชงโหมดแปลงลง ตามความตองการ ดงน แรงดนอนพต; inV = 12 แรงดนเอาตพต; oV = 5V ท DI = 500mA (สงสด) แรงดนกระเพอมทเอาตพต; rippleV = 50mV หรอ 1% ของ ใชไอซรกษาระดบแรงดนแบบสวตชง; 78 40A Sμ วธทา พจารณา Data Sheet ของ 78 40A Sμ จะได DV = 1.25V (โดยเฉลย) SV = 1.1V (โดยเฉลย) แรงดนอางอง; REFV =1.245V (โดยเฉลย)
POWER SUPPLY DESIGN 211
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
กระแสไบอสอนพต; BI ของภาคเปรยบเทยบแรงดน = 35nA (โดยเฉลย) และ 200 nA (สงสด) โดยการใชตารางสตรในชองโหมดแปลงลง จะได
1. ( )2 2(500 ) 1pk o MaxI I mA A= = =
2. 0.33 0.33 10.33 ,
1 2SCpk
R ohm WI
= = =
3. 5 1.251.06
(12 1.1 5 )on o D
off in S o
t V V V Vt V V V V V V
+ += = =
− − − −
หรอ 1.06on offt t=
กาหนดคาความถ = 20kHz ดงนน T =50 Sμ หรอจะได 50on offt t Sμ+ = แต 1.06on offt t= ดงนน 1.06 50off offt t Sμ+ =
จะได 5024.27
2.06off
St S
μμ= =
และ 25.73ont Sμ=
4. จาก 24.27offt Sμ= นาไปแทนลงในสตรเพอหาคาตวเกบประจกาหนดเวลา จะได
( )545 10T offC t−= × ( )( )( )5 645 10 24.27 10− −= ×
0.0109TC Fμ=
เลอกคามาตรฐาน คอ 0.01TC Fμ=
ELECTRONIC CIRCUIT DESIGN 212
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
5. o Doff
pk
V VL t
I+
=
( )65 1.2524.27 10
1V V
A−+
= ×
151.69L Hμ=
เลอกคามาตรฐานคอ 150L Hμ=
6. คาตวเกบประจภายนอก; oC หาไดจาก
8on off
o pkripple
t tC I
V
+=
( )50
1 1258 50
SA F
mVμ
μ= =
เลอกคามาตรฐานคอ 150oC Fμ=
7. คานวณคาตวตานทานในโครงขายสม (Sampling Network) เพอใชตอระหวางขา
เอาตพตและขาเขาสลบขวของของภาคเปรยบเทยบแรงดน (ขา 10) ใหไดแรงดนเอาตพต( )oV ตามตองการคอ 5 DCV
สวนขาเขาไมสลบขวจะถกตออยกบแรงดนอางอง 1.245V ดงนนแรงดนทขาเขาสลบขวกจะ
มคาประมาณ 1.245V ดวย
กาหนดให 2R BI I⟩⟩ เลอก
20.1RI mA=
ดงนน 2
2
1.24512.45
0.1REF
R
V VR k
I mA= = = Ω
เลอกคามาตรฐานคอ 2 12R k= Ω
โดยการใชวงจรแบงแรงดน; 2
2
1 2R o
RV V
R R=
+
1
121.245 5
12k
V VR k
Ω=
+ Ω
POWER SUPPLY DESIGN 213
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงนนจะได 1 36.193R k= Ω
เลอก 1 50R k Potentiometer= Ω
สรปกจะได วงจรรกษาระดบแรงดนแบบสวตชงโหมดแปลงลง ขนาด 5V 0.5A ตามวงจรขางลางน
S R
Q
Q2
Q1
D1
1.3 VReferance
Comparator−
+
Amplifier
−
+
Osillator
TC PKI
VV in
12Ω33.0
SCR
FCT
μ1.0
CCV13 12 161114 15
Bias
R
10
9 4078 SAμ
8 7 6 5 4 3 1 2
HL
μ150
VV5
FC O
μ150ΩKR50
1Fμ1.0ΩK
R12
2
สวน 0.1C Fμ ทตอตรงแรงดนอางองกบกราวนดจะทาหนาทชวยปองกนสญญาณ
รบกวนและสไปซเชงเหนยวนา (Inductive Spikes) ทจะเกดขนกบแรงดนอางอง 8. ประสทธภาพของวงจรรกษาระดบแรงดน สามารถคานวณหาไดจาก
( ) in S D o
in o D
V V V VEfficiency
V V Vη
− += ×
+
ELECTRONIC CIRCUIT DESIGN 214
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
12 11 1.25 5100%
12 5 1.25V V V V
V V V− +
= × ×+
81%η =
จากตวอยางทผานมา เราสามารถใช IC 78 40A Sμ ตอเปนวงจรรกษาระดบแรงดนแบบ
สวตชงทสามารถจายกระแสและแรงดนไดสงกวาน โดยการตอไดโอดภายนอกและทรานซสเตอรเขาไป ดงในตวอยางตอไปน
ตวอยาง 5 ตองการปรบปรงวงจรรกษาระดบแรงดนแบบสวตชง โดยใช 78 40A Sμ ใหสามารถจายแรงดนเอาตพต 5V กระแสเอาตพต 3A วธทา เมอกระแสเอาตพตเปลยนจะทาใหคาอปกรณทตออยภายนอกจะตองเปลยนไปดวย เชน
SCR ,L และ oC
1. 0.33 0.330.055
6SCpk
RI
= = = Ω
เลอกคา 0.05 1SCR W= Ω
2. ( )5 1.2524.27
6o D
offpk
V V V VL t S
I Aμ
+ += × =
25.28 Hμ= เลอกคา 25L Hμ=
3.( ) ( )
( )6 50
7508 8 50
pk on offo
ripple
I t t A SC F
V mV
μμ
+= = =
เลอกคา 800oC Fμ=
จากวงจรรกษาระดบแรงดนแบบสวตชงแบบแปลงลง ดงในตวอยางทแลว เราจะปรบปรง
วงจรใหสามารถจายกระแสไดมากขนดงน 1. ไมใชไดโอดภายในทตอตรงขา 1 และ 2 ของไอซ 2. เนองจากทรานซสเตอรภายใน 1Q และ 2Q จะจายกระแสไดตา จงควรใชทรานซสเตอร
ภายนอกเพมเตม
POWER SUPPLY DESIGN 215
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
3. ทรานซสเตอรภายนอกตออนกรมกบ SCR และเพอใหทางานรวมกบ 1Q และ 2Q ได ทรานซสเตอรภายนอกตองเปนชนด PNP และควรตอ 3R และ 4R เพอเปนการไบอสใหกบทรานซสเตอรภายนอก ดงวงจรขางลางน
VVin
12
Ω33.0SCR
Ω823R
Ω474R
379123
NQ
3EI
3I 3BI
433 III B =+
3CI
2D 821MR
Hμ25
Fμ800
V5+Aat 3
4078SAμ
9
15
1031112
161413
8
CCVSenseI PK
collectorDiver
collectorSwitch
+COMP
REFV
C GND emitterSwitch
−COMP
Fμ01.0
ΩKR12
2
ΩKR50
1
4. ตวเหนยวนา (25 )L Hμ ตออยระหวางขาคอลเลกเตอรของ 3Q กบขวบวกของ oC โดยไดโอด 2D มหนาทสงผานสญญาณสไปซเชงเหนยวนาคาลบ (Negative Inductive Spike) ลงกราวนด
คาของ 3R และ 4R จะตองเลอกเพอให 4RI มคาเทากบ
3RI รวมกบ BI ของ 3Q โดยจะมกระแสไหลผาน 4R มาก ดงนนควรใชตวตานทานขนาด 1W
ทรานซสเตอร 3Q ตองเปนทรานซสเตอรสวตซกาลงความเรวสงแบบ PNP โดยตองมเงอนไขตามความตองการดงน
3CI A⟩ และ 12CEOV V⟩
จากการศกษาจาก Data Sheet ของทรานซสเตอร พบวา ทรานซสเตอรเบอร 2N3791 ตรง
ตามเงอนไขทระบไวขางตน โดย 2N3791 มคณสมบตดงน CEOV = -60V (สงสด) CI = -10A (ตอเนองสงสด) FEh = 30 (ตาสด) BEV = -1.8V (สงสด) ( )CE satV = -1V (สงสด)
ELECTRONIC CIRCUIT DESIGN 216
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
feh = 250 (สงสด) ทานองเดยวกน ไดโอดกาลง; 2D เบอรทเหมาะสม คอ MR821 โดยมคณสมบตดงน oI = กระแสเฉลยทไบอสตรง = 5A PIVV = แรงดนยอนกลบสงสด = 100V เมอรวมอปกรณตาง ๆ แลวจะไดวงจรรกษาระดบแรงดนแบบสวตชงแบบแปลงลง ขนาด
5V 3A และการใชงานจรงควรตอแผนระบายความรอนเขากบ 3Q เพอระบายความรอนใหกบ 3Q
ดวย นอกจากน เราสามารถสรางวงจรรกษาระดบแรงดนแบบสวตชงทสามารถจายแรงดน
เอาตพตทมคาสงกวาแรงดนอนพตได ซงการทางานในลกษณะน เราเรยกวา “โหมดแปลงขน (Step-Up Mode)” ตวอยาง 6 ตองการออกแบบวงจรรกษาระดบแรงดนแบบสวตชงโหมดแปลงขน โดยมความตองการดงน inV = 10V oV = 25V oMaxI = 160mA rippleV = 30mV วธทา จากการศกษาถงตารางสตรในชองวงจรรกษาระดบแรงดนแบบสวตชงโหมดแปลงขน และมการคานวณในทานองเดยวกนกบตวอยางทผานมา เราจะไดวงจรใชงานจรง ดงรป
POWER SUPPLY DESIGN 217
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
S R
Q
Q2
Q1
D1
1.3 VReferance
Comparator−
+
Amplifier
−
+
Osillator
TC PKI
CCV13 12 161114 15
Bias
R
10
9 4078SAμ
8 7 6 5 4 3 1 2
VV25
ΩKR12
2 ΩKR230
1
Fμ1.0F
CO
μ500
FCT
μ01.0
Ω33.0SCR
Ω180
HL
μ300
VVin
10
สวนวงจรขางลางน เปนวงจรรกษาระดบแรงดนแบบสวตชงโหมดสลบขว ททาหนาทเปลยน แรงดนอนพต +12V เปนแรงดนเอาตพต -15V การออกแบบวงจรกพจารณาจากตารางสตร ในชองวงจรรกษาระดบแรงดนแบบสวตชงโหมดสลบขว โดยพจารณาจากความตองการคอ
inV = 12V oV = -15V oMaxI = 160mA rippleV = 20mA
ELECTRONIC CIRCUIT DESIGN 218
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
S R
Q
Q2
Q1
D11.3 V
Referance
Comparator−
+
Amplifier
−
+
Osillator
TC PKI
FCT
μ01.0
CCV13 12 161114 15
Bias
R
4078SAμ
8 7 6 5 4 3 1 2
HL
μ300
VV
15−
10
9
FCO
μ200ΩK25Fμ1.0
ΩK112
D2
VVin
12
Ω60Ω33.0SCR
50032N
ตวแปรทแสดงถงสมรรถนะในวงจรรกษาระดบแรงดน ความสามารถในการรกษาระดบแรงดนของวงจรรกษาระดบแรงดน ในทางปฏบตจะมคาเปลยนแปลงตามสภาพภายนอก ซงสภาพภายนอกจะมผลอยางไรตอการเปลยนแปลงแรงดนเอาตพต เราสามารถระบคาทแสดงถงประสทธภาพของการรกษาระดบแรงดนตอการเปลยนแปลงของสภาพภายนอก โดยทวไปจะมอย 4 คาได แก
1. Line Regulation 2. Load Regulation 3. สมประสทธของอณหภม (Temperature Coefficient) 4. Long-term stability
POWER SUPPLY DESIGN 219
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Line Regulation Line Regulation อาจจะเรยกอกอยางวา Supply Regulation คา Line Regulation เปนความสามารถของการรกษาระดบแรงดนเอาตพตตอการเปลยนแปลงของแรงดนอนพต หรอ แรงดนไฟเลยง
Re o
i
VLine gulation
VΔ
=Δ
Line Regulation นจะทาการวดภายใตเงอนไขทกระแสภาระคงท ผลทไดจะมคาอยในหนวยของ mV/V แตโดยทวไปนยมทจะระบเปนเปอรเซนต (%) เนองจากหนวย mV/V จะบอกอะไรไดไมมากนก นนคอ
/Re 100%o o
i
V VLine gulation
VΔ
∧ ×Δ
จะได Line Regulation ในหนวยของ %/V ซงนยมใชในทางอตสาหกรรม Load Regulation Load Regulation เปนคาทบอกความสามารถในการรกษาระดบแรงดนของแรงดนเอาตพตตอการเปลยนแปลงของกระแสภาระ ในทางความคด คานควรจะมคาเปนศนย หมายความวา แรงดนเอาตพต จะเปนอสระตอการเปลยนแปลงของกระแสภาระ แตในทางปฏบต วงจรรกษาระดบแรงดนจะมความตานทานเอาตพตอย ทาใหเกดปรากฎการณของภาระ (Loading Effect) เมอภาระมการเปลยนแปลง
Re o
L
VLoad gulation
IΔ
=Δ
Load Regulation จะมหนวยเปน mV/mA หรอ mV/A และทาการวดภายใตเงอนไขทแรงดนอนพตมคาคงท คา Load Regulation ในหนวย %/mA หรอ %/A สามารถหาไดจาก
/Re 100%o o
L
V VLoad gulation
IΔ
= ×Δ
Load Regulation ทหาได สามารถบอกถงคาความตานทานเอาตพตของวงจรรกษาระดบ
แรงดนไดดวย โดยท
ELECTRONIC CIRCUIT DESIGN 220
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Re oo
L
VLoad gulation R
IΔ
= =Δ
ตวอยาง 7 วงจรรกษาระดบแรงดนใชไอซ 7805 ซงแรงดนเอาตพตจะมคาเปลยนแปลง 3mV (โดยเฉลย) เมอแรงดนอนพตเปลยนจาก 7V เปน 25V และแรงดนเอาตพตเปลยนแปลง 5mV (โดยเฉลย) เมอ LI เปลยนจาก 250mA เปน 750mA จงหา
(a) Line Regulation (b) Load Regulation (c) ความตานทานเอาตพตของวงจรรกษาระดบแรงดนน
วธทา (a) จาก Re o
i
VLine gulation
VΔ
=Δ
30.17 /
(25 7 )mV
mV VV V
= =−
0.17 /Re (%) 100%
5mV V
Line gulationV
= ×
0.0033%/V=
หมายความวาทกๆ การเปลยนแปลงแรงดนของแรงดนอนพต 1V จะทาใหแรงดนเอาตพต
เปลยนแปลงไป 0.0033% ของแรงดนเอาตพตเดม
(b) Re o
L
VLoad gulation
IΔ
=Δ
5(750 250 )
mAmA mA
=−
0.01 /mV mA=
0.01 /Re (%) 100% 0.2%/
5mV mA
Load gulation AV
= × =
หมายความวา ทกๆ การเปลยนแปลงของกระแสภาระ 1A จะทาใหคาแรงดนเอาตพต
เปลยนแปลงไป 0.2% ของแรงดนเอาตพตเดม
(c) Re tan 0.01o
L
VOutput sis ce
IΔ
= = ΩΔ
POWER SUPPLY DESIGN 221
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สมประสทธอณหภมของแรงดนเอาตพต (Temperature Coefficient of the Output Voltage) เรยกสน ๆ วา “Tempco” หรอ TC( )oV เปนคาทบอกถงความสามารถในการรกษาระดบ
แรงดนเอาตพตตอการเปลยนแปลงของอณหภม นนคอ
( ) oo
VTC V
TΔ
=Δ
คา TC( )oV น จะทาการทดสอบภายใตเงอนไข ทแรงดนอนพต และกระแสเอาตพตม
คาคงท คาทไดจะมหนวยเปน /mV C° หรอ /V Cμ ° สวน TC( )oV ในหนวยของ %/ C° สามารถหาไดจาก
( ) /100%o o
o
V VTC V
TΔ
∧ ×Δ
แตในทางปฏบต แรงดนเอาตพตจะเปลยนแปลงนอยมาก เมอเกดการเปลยนแปลงของ
อณหภม ดงนน เราอาจจะพบวาคา TC( )oV จะมหนวยเปน /ppm C°
ตวอยาง 8 วงจรรกษาระดบแรงดนใชไอซสรางแรงดนอางองชนดแมนยา REF101KM (Burr-Brown) ขนาด 10V จาก Data Sheet ของไอซเบอรน บอกไววาม Line Regulation 0.001%/V (โดยเฉลย) และ TC 1 /ppm C° ตองการหาคาการเปลยนแปลงของ oV เมอ
(a) แรงดนอนพตเปลยนจาก 13.5 เปน 35V (b) กระแสเอาตพตมการเปลยนแปลงจากเดม 10mA± (c) อณหภมเปลยนแปลงจาก 0° เปน 70 C°
วธทา
(a) จาก /Re 100%o o
i
V VLine gulation
VΔ
= ×Δ
/100.001%/ 100%
(35 13.5 )oV
VV VΔ
= ×−
ดงนน 2.15 ( )oV mV typΔ =
(b) จาก /Re 100%o o
L
V VLoad gulation
IΔ
= ×Δ
ELECTRONIC CIRCUIT DESIGN 222
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
/100.001%/ 100%
10oV
mAmA
Δ= ×
±
ดงนน 1 ( )oV mA typΔ = ±
(c) จาก ( ) /100%o o
o
V VTC V
TΔ
= ×Δ
( )610 10
1 /70
oV Vppm C
C°
°
Δ=
ดงนน 0.7 ( )oV mV MaxΔ =
Long-Term Stability Long-Term Stability เปนการวดถงความสามารถของวงจรรกษาระดบแรงดน ในการรกษาระดบแรงดนเอาตพต ภายใตระยะเวลาทยาวนานในการใชงาน (Over time) โดยปกตแลวจะมหนวยเปน ppm/1000 Hours ยกตวอยางเชน ไอซสรางแรงดนอางอง เบอร REF101 จะมคา Long-Term Stability เทากบ 50 ppm/1000 Hours (โดยเฉลย) ซงหมายความวา ในเวลา 1000 ชวโมง (ประมาณ 42 วน) แรงดนเอาตพต จะเปลยนแปลงไปเทากบ
( )650 10 10 500 0.5 ( )V V mV typμ−× × = =
ตวแปรอนทแสดงถงสมรรถนะในวงจรรกษาระดบแรงดน
นอกจากนยงมตวแปรทสาคญในการระบประสทธภาพของวงจรรกษาระดบแรงดน อกดงน 1. สญญาณรบกวนเอาตพต (Output Noise) เปนการทดสอบสญญาณรบกวนทแรงดน
เอาตพต ซงสญญาณรบกวนจะเปนสญญาณความถขนาดเลกๆ ทรวมมากบแรงดนไฟตรงเอาตพต ยกตวอยางเชน REF 101 จะม สญญาณรบกวนเอาตพต 6 ( )p pV typμ −
2. อตราการกาจดแรงดนกระเพอม (Ripple Rejection Radio, RRR) เปนการบอกถงความสามารถในการกาจดแรงดนกระเพอมของวงจรรกษาระดบแรงดน สามารถหาไดจาก
20 log ri
ro
VRRR
V
⎛ ⎞⎟⎜ ⎟∧ ⎜ ⎟⎜ ⎟⎜⎝ ⎠ ; dB
POWER SUPPLY DESIGN 223
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เมอ riV เปนขนาดของแรงดนกระเพอมทอนพต roV เปนขนาดของแรงดนกระเพอมทอนพต ยกตวอยางเชน ไอซรกษาระดบแรงดน 7805 จาก Data Sheet ม RRR 78 dB(typ) หมายความวา ทกๆ แรงดนกระเพอมทอนพต 1V หลงจาก ผานการรกษาระดบแรงดนแลว ขนาดของแรงดนกระเพอมทอนพต จะลดลงเหลอเทากบ
( )78 20
10.128 ( )
10mV typ=
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
กรณศกษาการออกแบบวงจรรกษาระดบแรงดน
Case Study of Voltage Regulator Design
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 225
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
กรณศกษาการออกแบบวงจรรกษาระดบแรงดน
1. วงจรรกษาระดบแรงดนอยางงาย วงจรรกษาระดบแรงดนแบบงายๆทรจกกนด ประกอบดวยซเนอรไดโอดและตวตานทาน ดงรป
VR
iv
i
zv iv
i VR
zv
rzv
zTv
zr
Equivalent Circuit
;Z
vr
iΔ
=Δ
ความตานทานไดนามกสของซเนอรไดโอด
ZTV = ซเนอรไดโอด
เราพจารณา วงจรเทยบเทาทางดานขวามอขางบน จะได
i ZT
V Z
v vi
R r−
=−
…..(a)
( )ZrZ Z i ZT
V Z
rv i r v v
R r= ⋅ = −
+ …..(1)
และเราจะไดแรงดนเอาตพตทตวซเนอรไดโอด; Zv Z rZ ZTv v v= + …..(2)
คณสมบตทสาคญมากขอหนง ของวงจรรกษาระดบแรงดนใดๆ กคอ ความสามารถในการควบคมใหแรงดนเอาตพตมระดบคงทในภาวะตางๆ เราจะลองพจารณาผลของการเปลยนแปลงแรงดนอนพตทมตอแรงดนเอาตพต เมอทาอนพนธสมการ (1) โดยเทยบกบ iv : แรงดนอนพต เราจะไดการเปลยนแปลงของ
rZv ตอการเปลยนแปลงของ iv
ZTv
vΔ
iΔ
i
v
CASE STUDY OF VOLTAGE REGULATOR DESIGN 226
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
rZ Z
i V Z
dv rdv R r
=+
; โดยท Zv เปนคาคงท
และพจารณาสมการ (2) จะพบวา
Z rZ Z
i i V Z
dv dv rdv dv R r
= =+
…..(3)
สมการ (3) คอ การเปลยนแปลงแรงดนเอาตพต ตอการเปลยนแปลงของแรงดนอนพต จะ
พบวา แรงดนเอาตพต จะเปลยนแปลงนอย ถา Zr มคานอยและ VR มคาสง ในกรณท Z Vr R⟨⟨ แลว เราอาจเขยนสมการ (3) ไดใหม ดงน
Z Z
i V
dv rdv R
≈ …..(4)
ตวอยาง 1 วงจรรกษาระดบแรงดน ประกอบดวยซเนอรไดโอด: 4.7 , 19ZT Zv V r= = Ω
และ 100VR = Ω ถาแรงดนอนพต: 10 2iv V V= ± ตองการหาการเปลยนแปลงของแรงดนเอาตพต
วธทา จาก 190.16
100 19Z Z
i V Z
dv rdv R r
= = =+ +
ดงนนจะได 0.16Z iv v±Δ = ± Δ
0.16 2 0.32V V= ± ⋅ = ±
จากตวอยาง 1 คา 0.16 มกจะเรยกวา ปจจยเสถยรภาพ (Stability Factor: S)
: o
i
Change of Output Voltage dvStability Factor S
Change of Input Voltage dv= = …..(4)
ปรมาณอกอนหนง มความสาคญตอคณภาพของวงจรรกษาระดบแรงดน กคอ เอาตพต
อมพแดนซ (Output Impedance: or ) ของวงจร or เปนขนาดทชบอกถงปรมาณการเปลยนแปลงของ แรงดนเอาตพต ขณะทเกดการเปลยนแปลงของเอาตพต หรอกระแสภาระ
ELECTRONIC CIRCUIT DESIGN 227
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
LRiv
oi
ovRegulator
; Imoo
o
dvr Output pedance
di= − …..(5)
ตวอยาง 2 ตองการหาเอาตพตอมพแดนซของวงจรรกษาระดบแรงดนในตวอยาง 1 วธทา จาก วงจรเทยบเทา
V Z Oi i i= + …..(a)
Z ZT Z Zv v i r= + ⋅ …..(b)
จาก (a) เนองจาก Z V Oi i i= − ดงนนจาก (b) จะได ( )Z ZT V O Zv v i i r= + − ⋅ …..(c)
Z ZT V Z O Zv v i r i r= + ⋅ − ⋅ …..(d)
เนองจาก i ZV
V
v vi
R−
=
ดงนนจากสมการ (d) จะได i Z
Z ZT Z O ZV
Z Z ZZ
O V O
v vv v r i r
R
dv r dvr
di R di
−= + ⋅ − ⋅
= − ⋅ −
1 Z ZZ
V O
r dvr
R di
⎛ ⎞⎟⎜ ⎟+ ⋅ = −⎜ ⎟⎜ ⎟⎜⎝ ⎠
1
Z Z Z V
ZO V Z
V
dv r r Rrdi R rR
⋅= − = −
++
iv
Vi VR
Zv
rZv
ZTv
Zr
oi
CASE STUDY OF VOLTAGE REGULATOR DESIGN 228
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงนนจากสมการ (5) จะไดเอาตพตอมพแดนซ
Z Z V
OO V Z
dv r Rr
di R r⋅
= − =+
…..(6)
ในกรณท V ZR r⟩⟩ แลว
O Zr r≈ …..(7) 2. วงจรรกษาระดบแรงดนแบบอนกรม (Series Regulator) ถาตองการใหวงจรรกษาระดบแรงดนจายกระแสใหแกภาระไดมากขน เราสามารถใชทรานซสเตอรชวย โดยตอในลกษณะอนกรมกบภาระ ซงรจกกนในชอทเรยกวา วงจรรกษาระดบแรงดนแบบอนกรม
iv
ViLR
Zv
ov
VR BEv
oi
จากวงจร วงจรรกษาระดบแรงดนแบบอนกรม ดานบน
O Z BEv v v= − …..(8)
OO
L
vi
R= …..(9)
เนองจาก Oi คอ กระแสอมตเตอรดวย นนคอ
( )1O B Bi I Iβ β= + ⋅ ≈ …..(10)
เมอ BI เปนกระแสเบสของทรานซสเตอร β เปนอตราขยายกระแสทางไฟตรงของทรานซสเตอร
ELECTRONIC CIRCUIT DESIGN 229
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ถาตองการใหวงจรรกษาระดบแรงดน สามารถจายกระแส Oi โดยยงคงรกษาระดบแรงดนเอาตพต ดงในสมการ (8) แลว
minV BI I⟩ …..(11)
ดงนนคาของ VR สงสด จะได
min
maxmin
i ZV
V
v vR
I−
⟨ …..(12)
สาหรบอตราแพรกระจายกาลงงานสงสด (Max Power Dissipation) max( )DP ทตว
ทรานซสเตอรนน สามารถหาไดจาก
( )max min maxD i O DP v v I= − ⋅ …..(13)
ตวอยาง 3 ตองการออกแบบวงจรรกษาระดบแรงดนแบบอนกรมทมแรงดนเอาตพต: 5Ov V=
สามารถจายกระแส 200OI mA= ใชกบแรงดนอนพต: 7 1iv V V= ± วธทา ขนตอนท 1 เลอกขนาดของทรานซสเตอรจาก maxDP ของวงจร
( )max min maxD i O DP v v I= − ⋅
( )8 5 200 600V V mA mW= − ⋅ =
สมมตวา เราเลอกทรานซสเตอร เบอร 2N1711 ซงมขอมลเทคนค ดงน max 600CI mA= ; 800TOTP mW= ท 25 C° ; 100β = (ต าสด ) ; max 50CEV V= ;
max 75CBV V= ; max 7EBV V= ขนตอนท 2 เลอกซเนอรไดโอดและกาหนดคาของ VR
จากสมการ (8) O Z BEv v v= − 5 0.7 5.7Zv V V V= + =
หาคา BI สาหรบ Transistor 2N1711 จะได
CASE STUDY OF VOLTAGE REGULATOR DESIGN 230
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
200
2100
OB
I mAI mA
β= = =
สมมตเราเลอกคา 2 2 2 4V BI I mA mA= ⋅ = ⋅ =
ดงนนเราจะได min 6 5.775
4i Z
VV
v v V VR
I mA− −
= = = Ω
หาคาของ maxVI เพอกาหนดอตรากระแสสงสด (Max. Rating Current) สาหรบซเนอร
ไดโอด max 8 5.7
30.775
i ZV
V
v v V VI mA
R− −
= = =Ω
หาอตรากาลงสงสด (Max Rating Power) ของซเนอรไดโอด
max maxZ Z ZP v I= ⋅
ในกรณท 0OI = จะได max maxV ZI I= ท maxiv ดงนน ดงนนเราเลอกซเนอรไดโอด เบอร ZPD 5.6 ซงม 5.6ZTv V= และ (max) 500ZP mW=
ขอคานง ขอสาคญอกขอทตองคานงถงในการออกแบบวงจรตางๆกคอ อตราสงสดของอปกรณตางๆจะตองมขนาดสงเพยงพอ ททาใหอปกรณสามารถทางานไดโดยไมเสยหาย ภายใตเงอนไขและภาวะแวดลอมทตองการ
จากตวอยางทแลว เราเลอกทรานซสเตอรทม 800TOTP mW= ท 25 C° ถาหากวาวงจร
ของเราถกใชงานทอณหภม 30 C° แลวเราตองตรวจสอบใหแนใจวาทรานซสเตอร จะยงคงม 600TOTP mW⟩ ท 30 C°
สาหรบ คาปจจยเสถยรภาพของวงจรลกษณะดงกลาว สามารถหาไดโดยจากสมการ (2) และ (8) จะได
O rZ ZT BEv v v v= + −
ELECTRONIC CIRCUIT DESIGN 231
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เรากาหนดให ZTv และ BEv มคาคงท ดงนน จากสมการ (3)
O rZ Z
i i V Z
dv dv rdv dv R r
= =+
…..(14)
สวนเอาตพตอมพแดนซ: or ของวงจร สามารถหาไดโดย
จากวงจร o eq BEv v v v′= − −
eq Bv R I′ = ⋅
ดงนน o eq eq B BEv v R I v= − ⋅ −
eqo eq O BE
Rv v I v
β= − ⋅ −
สมมตวา eqv เปนคาคงท ดงนน
eqO BE
O O
Rdv dvdI dIβ
= − − …..(15)
สาหรบลกษณะสมบตเบส-อมตเตอรของทรานซสเตอร สามารถเขยนไดดงน
1BE BE
T T
v vm v m v
E ES ESI I e I e⋅ ⋅⎛ ⎞⎟⎜ ⎟= − ≈ ⋅⎜ ⎟⎜ ⎟⎜⎝ ⎠
…..(16)
ESI เปนกระแสรวไหลทขาอมตเตอร
Tv เปนคาศกดาความรอน (Thermal voltage) m เปนปจจยทข นอยกบชนดของไดโอด (1 หรอ 2)
T
kv T
q= ⋅ …..(17)
k เปนคาคงทของ Boltzmann’s 231.38 10 . /W S K− °= ×
q เปนคาประจไฟฟาของอเลกตรอน 1 ตว 191.6 10 .AS−= × T เปนอณหภมสมบรณ ( ) ( ) 273K T K T C° ° °⎡ ⎤→ = + ⎣ ⎦
Equivalent Ref.Source
(Zener Diode Circuit)
ovv ′
eqv
oI
eqR BEv
oi
EI
BEv
CASE STUDY OF VOLTAGE REGULATOR DESIGN 232
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( ) ( )23
19
1.38 10 . ./ 29825 25.7 26
1.6 10 . .T
W S K Kv C mV mV
AS
− ° °°
−
⋅ ⋅= ≈
⋅
จากสมการท (16) จะได
1 BE
T
vm vE
ESBE T
dII e
dv m v⋅= ⋅ ⋅
⋅
1EE
BE T
dII
dv m v= ⋅
⋅
ดงนน จะได BE BE T
O E E
dv dv m vdI dI I
⋅= = …..(18)
แทนคา (18) ใน (15) จะได
eqO T
O E
Rdv m vdI Iβ
⋅= − −
ดงนนจะได คาเอาตพตอมพแดนซ: Or โดยกาหนดให eq ZR r≈
O Z TO
O O
dv r m vr
dI Iβ⋅
= − = + …..(19)
จากตวอยาง 3 ถาหากวา 20Zr = Ω และ 2m = (กรณเลวรายทสด) ทอณหภม 25 C°
จะได 20 2 26
0.46100 200O
mVv
mAΩ ⋅
= + = Ω
จะเหนวา วงจรรกษาระดบแรงดนทใชทรานซสเตอรชวยในการผานกระแสใหกบภาระนน ม คาเอาตพตอมพแดนซทตากวามาก 3. วงจรรกษาระดบแรงดนทใชออปแอมป
-
+iv
Dvov
vRBEv
oIEI
2R
v ′
ELECTRONIC CIRCUIT DESIGN 233
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ขนาดของแรงดนเอาตพต: Ov จะถกปอนกลบ โดยผานวงจรแบงแรงดน ซงจะได
1
1
1 2R O
Rv v
R R= ⋅
+ …..(20)
ขนาดของแรงดนปอนกลบ:
1Rv จะถกเปรยบเทยบกบ Zv ซงเปนแรงดนอางอง สวนออปแอมปทาหนาทเปนวงจรขยายคาผดพลาด โดยคอยควบคม Ov ใหรกษาระดบคงทโดยผานทรานซสเตอร ซงทาไดโดยพยายามควบคมให
1Rv มคาใกลเคยงกบ Zv มากทสดเทาทเปนไปได จากวงจรเราพบวา
1Z R Dv v v= + …..(21) แตถาหากวา อตราขยายผลตางของออปแอมป: DA → ∞จะได 0Dv → จากสมการ
(20) และ (21) จะได
1
1 2
1Z R O
R Rv v v
R+
= = ⋅
จะได แรงดนเอาตพต
1 2
1O Z
R Rv v
R+
= ⋅ …..(22)
โดยทวไปแลว 510DA = ดงนนสมการ (22) จงมความแมนยาสงพอในกรณทวๆไป สาหรบคาปจจยเสถยรภาพของวงจรนน หาไดจากสมการ (22)
1 2
1
O Z
i i
dv R R dvS
dv R dv+
= = ⋅
และจากสมการ (3) จะได
CASE STUDY OF VOLTAGE REGULATOR DESIGN 234
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1 2 1 2
1 1
Z Z
V Z V
R R r R R vS
R R r R R+ +
= ⋅ ≈ ⋅+
…..(23)
จะเหนวา 1 2
1
1R R
R+
⟩ ซงมผลทาให คาปจจยเสถยรภาพมคามากขน (เลวลง) แต
เนองจากวา ออปแอมปตองการกระแสไบอสอนพตตามาก ดงนนเราจงสามารถเลอกใชคา VR สงๆ เพอปรบปรงใหคาปจจยเสถยรภาพมคาตา (ดขน)
ตวอยาง 4 ถาตองการออกแบบวงจรรกษาระดบแรงดนทม 12Ov V= และสามารถจายกระแส
1OI A= โดยมคาปจจยเสถยรภาพ: 0.01S ⟨ ใชกบแรงดนอนพต15 1V V±
วธทา
-
+VVv i 115 ±=
1R
Zv
Vv O 12=
VR
AI O 1max =
2R
สมมต เราเลอกใชซเนอรไดโอด BZV 39C4V7 ซงม : 4.7ZTv V=
60Zr = Ω ท 5mA
max 85ZI mA=
ขนตอนท 1 เลอกขนาดของทรานซสเตอร ( )max max maxD i O OP v v I= − ⋅
(16 12 ) 1 4V V A W= − ⋅ =
เราเลอกใชทรานซสเตอร: 2N3226 ซงม 75TOTP W= เมอผวของตวทรานซสเตอรมอณหภม 25 C° คงท max5CI A ; max 35CEv V= ; max 35CBv V= ; min 20β =
ดงนน BI ทตองการเพอใหได 1OI A= จะได
ELECTRONIC CIRCUIT DESIGN 235
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1
5020
OB
I AI mA
β= = =
แตโดยทวไปแลว ออปแอมปสามารถจายกระแสไดไมเกน 20 mA ซงไมสามารถขบทรานซสเตอร: 2N3226 เพอใหได 1OI A= ดงนนจงจาเปนตองใชทรานซสเตอรอกตว เพอชวยขบ 2N3226 โดยตอเขากบ 2N2336 ในลกษณะทรจกกนดวา “วงจรดารลงตน (Darlington Circuit)” ดงวงจรขางลางน
-
+
2T
32262N AI E 1=
1T
จากวงจร 1 2 2E BI Iβ β≈ ⋅ ⋅ …..(24)
เพอไมใหออปแอมปทางานหนกเกนไป เราจงเลอกใช 2BI ซงเปนกระแสเอาตพตจากออปแอมปไมเกน 1 mA ดงนน ทรานซสเตอร: 2T จะตองม 2β อยางนอยทสดเทากบ
21 2
150
20 1E
B
I AI mA
ββ
= = =⋅ ⋅
คานวณหา (max)DP ของ 2T
( )2(max) max 1 2max 3 3 50D i O BE EP v v v I V mA= − − ⋅ = ⋅ ⋅ = 165mW
เราเลอกใชทรานซสเตอร: 2T (BC549) ซงม 500ToTP mW= ท 25 C° ;
max 100CI mA= ; max 30CEv V= ; min 110β =
สาหรบออปแอมปนน เราเลอกใชเบอร 741 ซงมราคาถกและหาไดงาย นอกจากนนยงมการชดเชยความถภายใน (Frequency Compensation) ในตวดวย ขนตอนท 2 คานวณหาขนาดของ 1R และ 2R
CASE STUDY OF VOLTAGE REGULATOR DESIGN 236
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เพอไมใหมผลกระทบกบ maxOI เรากาหนดใหกระแสผาน 1R และ 2R เทากบ
1;21RI mA=
จากสมการ (21) โดยกาหนดให 0Dv → จะได
1 1;2 1Z R Rv v I R= = ⋅
ดงนนจะได 1,2
1
4.74.7
1Z
R
v VR k
I mA= = = Ω
จากสมการ (22) จะได
1 2 2
1
4.7 122.55
4.7 4.7O
Z
v R R k R Vv R k V
+ += = = =
2 7.3R k=
เพอใหสามารถปรบขนาดของ Ov ไดบาง เราใชตวตานทานคาคงทอนกรมกบตวตานทานชนดปรบคาได (POT) ประกอบขนเปน 2R
2max 6.8 1 7.8R k k k= + =
max
4.7 7.84.7 12.5
4.7O
k kv V V
k+
= =
2min 6.8R k=
min
4.7 6.84.7 11.5
4.7O
k kv V V
k+
= =
ปญหา 1 ถา min 11.5Ov V= และ max 1OI A= ทรานซสเตอรทง 2 ตว จะทนไดหรอไม เพราะเหตใด
ขนตอนท 3 คานวณหาคาของ VR โดยคานงถง 0.01S ⟨
k8.6 k1
2R
ELECTRONIC CIRCUIT DESIGN 237
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1 2
1
0.01Z
V
R R rS
R R+
= ⋅ ⟨
สาหรบกรณเลวรายทสด 2max 7.8R k= ดงนน
4.7 4.8 600.01
4.7 V
k kk R
+ Ω⋅ ⟨
4.7 7.8 60
16 184.7 0.01k k
R k kk
+ Ω⟩ ⋅ = →
ลองตรวจสอบกระแสทไหลผานวงจรซเนอรไดโอด จะได
maxmax
16 4.70.63
18i Z
VV
v v V VI mA
R K− −
= = =
ขนตอนท 4 เขยนวงจรใหสมบรณ
-
+
VVv i 115 ±=
1RV7.4
Vv O 12=
Ω= kRV 18
AI O 1max =
2R2T
32262N
1T
Ωk8.6
Ωk7.4
POTΩk1
549BC741Aμ
3
2
7
4
6
เราลองพจารณาใหละเอยดลงไป ในกรณท มขนาดทแนนอน จากพนฐารวงจรรกษาระดบแรงดนทใชออปแอมป เราจะไดสมการดงน
O BEv v v′= − …..(a)
1
1 2D Z O
Rv A v v
R R
⎛ ⎞⎟⎜′ ⎟= − ⋅⎜ ⎟⎜ ⎟⎜ +⎝ ⎠
เรากาหนดให 1
1 2F
Rk
R R=
+ ซงเรยกกนวา “คาปจจยปอนกลบ (Feedback Factor)”
CASE STUDY OF VOLTAGE REGULATOR DESIGN 238
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงนน ( )D Z F Ov A v k v′ = − ⋅ แทนคา v ′ จากสมการ (a) จะได
( )O BE D Z F Ov v A v k v+ = − ⋅
( )1 F D O D Z BEk A v A v v+ ⋅ = −
1 1D Z BE
OF D F D
A v vv
k A k A= −
+ + …..(25)
จะเหนไดวา นอกจาก Ov จะใหอยกบ Zv แลว ยงขนกบ BEv ของทรานซสเตอรดวย แตถา
หากวา 1F Dk A ⟩ แลว
1 2
1
ZO Z
F
v R Rv v
k R+
≈ = [เปรยบกบสมการ (22)]
สาหรบ คาเอาตพตอมพแดนซ: Or ของวงจร สามารถหาไดโดย
1
1O BE
OO F D O
dv dvr
dI k A dI= − = ⋅
+ …..(26)
แทนคา BE
O
dvdI
จากสมการ (18) จะได
1
1T T
OF D O F D O
v m vr m
k A I k A I⋅
= ⋅ ⋅ ≈+ ⋅ ⋅
…..(27)
จากสมการ (27) พบวา ถาหาก DA → ∞ แลว 0Or →
เนองจาก DA จะลดลงเมอความถเพมขน Or จะมคาเพมขน ถากระแสภาระเปลยนแปลงไปมาอยางรวดเรว
zHf /
Ω/0r
ELECTRONIC CIRCUIT DESIGN 239
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การปองกนวงจร ในทน จะกลาวถงการปองกนความเสยหายทอาจเกดขนกบทรานซสเตอรสงผานแบบอนกรม (Series-Pass Transistor) ของวงจร อนเนองมาจาก
- กระแสเอาตพตเกนกวาขนาดทกาหนดไวสงสด - แรงดนททรานซสเตอรสงเกนกวาทอปกรณจะทนได หรอมผลทาให maxD TOTP P⟩
ทอปกรณจะทนได -
ขอคานง : เมอเพมเตมวงจรดวยวตถประสงคใดกตาม (ในทนมวตถประสงคเพอปองกนความเสยหายทอาจเกดกบวงจร) จะตองแนใจวาวงจรสามารถรกษาวตถประสงคหลก (ในทนคอ การรก ษาระดบแรงดนไวไดตามเกณฑทตองการ)
การจากดกระแส (Current Limiting)
จากวงจรดานขาง น เราตอ SCR ในลกษณะอนกรมกบวงจรทงหมด เพอทาหนาทเปนตวตรวจจบกระแส ถาแรงดนท
SCR มขนาดถงระดบ ( )BE ONv ของ 1T
และ 2T จะ “On” ทาให BEv ของ 1T ตากวาระดบทจะทาใหกระแสไหลผาน 1T ได
ดงนนเราสามารถ คานวณหาคาของ SCR ไดจากสมการ
( )( ) 2
max max
0.7BE ONSC
O O
v T VR
I I= ≈ …..(28)
ในกรณท กระแสเอาตพตถกจากดอยท maxOI คงท เราเรยกวา “การทางานในชวงกระแสคงท(Constant Current Operation)”
การจากดแรงดน (Voltage Limiting) ในขณะทกระแสเอาตพตถงจด maxOI คากาลงทแพรกระจาย (Power Dissipation) ของ 1T จะได ( )maxD O i OP I v v= −
-
+2T
oI
1TBEv
scR
oI
0v
max0I
CASE STUDY OF VOLTAGE REGULATOR DESIGN 240
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จะเหนไดวา Ov นนขนอยกบคาภาระ: LR (ไมไดขนอยกบ Zv ) เนองจาก maxOI เปนคาคงท ดงนน maxO O Lv I R= ⋅
ถาหากวา LR มคานอยลงจนถงจดหนง กจะทาใหคากาลงทแพรกระจาย: DP ของ 1T มขนาดมากกวาท 1T จะทนได นอกจากนนแลว iv ถาเพมขนอยางผดปกตจะดวยสาเหตใดกแลวแต กอาจทาให DP
ของ 1T มากเกนกวาท 1T จะทนได ดงนนเพอปองกนความเสยหายจากสาเหตดงกลาว เราจงตองจากดให
( )max maxD O i OP I v v≤ − …..(29)
นนคอ CEv ของ 1T จะตองไมเกน
maxCE i Ov v v≤ − …..(30)
หลกการของเรา คอการทาให 1T หยดทางานเมอ maxCE CEv v≥ โดยใชวงจรขางลาง
จากวงจรดานขางนเรากาหนดให
Zp i Ov v v= − …..(31) ถาหากวา i O Zpv v v− ⟩ แลวกจะทาใหมกระแสผานซเนอรไดโอด: 1D มผลทาให 2T “On”
เราเรยกวาวธนวา “การทางานแบบกระแสพบกลบ (Current Foldback Operation)” ตวอยาง 5 ตองการเพมเตมวงจรปองกนเขากบวงจรในตวอยาง 4 โดยจากด max 1OI A= และ
max 4DP W≤
iv1T
BRZpv Ov
pR
CEvSCR
1D2T
oI
0v
max0I0I (Short Circuit)
ELECTRONIC CIRCUIT DESIGN 241
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วธทา
ขนตอนท 1 คานวณคาในวงจรจากดกระแส จาก ( )
max
BE ONSC
O
vR
I=
เราเลอก ( )BE ONv สงขนเลกนอย คอประมาณ 1V
ดงนน 1
11 1 /11 1 1
SC
SC
SC
R
VR
A R WP V A W
⎫⎪⎪= = Ω ⎪⎪ → = Ω⎬⎪⎪= ⋅ = ⎪⎪⎭
ขนตอนท 2 คานวณหาคา BR สาหรบ 2T
เรากาหนดให 2T สามารถดงกระแส 20CI mA=
ซงเทากบกระแสลดวงจรของออปแอมป และเลอก BC 549 เปน 2T ดงนนจะได
200.18
110C
B
I mAI mA
β= = =
0.31.7
0.18SCR BE
BB
v v VR k
I mA
−= = =
ดงนนเลอก 1.5BR k=
ขนตอนท 3 คานวณคาในวงจรจากดแรงดน max 4DP W= 16 12 4i Ov v V V V− = − =
ดงนน เราเลอกซเนอรไดโอด: BZV39C3V9 ซงม 3.9Zv V=
2T จะ “On” กตอเมอ 0.7BEv V= ดงนน 0.7BEv V=
0.70.5
1.5V
I mAk
′ ≈ =
V1
AI O 1max =
BR
Ω1
2T
V7.0
mAI C 20=
Ωk5.1Vv Zp 9.3=
Ov
pR I ′
Ω= 1SCR
2T
V7.0
CASE STUDY OF VOLTAGE REGULATOR DESIGN 242
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เรากาหนดให แรงดนท : 0.5pp RR v V= เมอ 2T “On” ดงนน
0.5 0.5
10.5p
V VR k
I mA≈ = =
′
หาคาของ Ov เมอ 2T ON ในขณะท 16iv V= จะได
pO i Zp R BEv v v v v= − − −
16 3.9 0.5 0.7 10.9V V V V V= − − − =
ดงนน maxDP ท 1T กอนท 2T จะ “On” จะได
( )max maxD O i OP I v v= − ( )1 16 10.9 5.1A V V W= − =
ซงผดไปจากทต งใจไว 5.1W-4W = 1.1W แตอยในเกณฑทใชได ขนตอนท 4 เขยนวงจรสมบรณทประกอบดวยการปองกน
Vv i 15= Vv O 12=
Ωk18
AI O 1max =
9339 VCBZV
32262N
549BCΩk8.6
-
+741Aμ
3
2
7
4
6
Ω= 1SCR
549BC
Ωk7.4
Ωk1
Ωk5.1
Ωk1
7439 VCBZC
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
เฟสลอกลป
Phase Locked Loop (PLL)
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 244
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เฟสลอกลป หลกการ
PLL เปนระบบควบคมความถ โดยใชวธเปรยบเทยบเฟส (Phase) ของความถทางดานเอาตพต กบเฟสของความถอางอง (Reference Frequency) ซงถกปอนเขาทางดานอนพตของระบบ
ในรปขางลางน เปนแผนผงของ PLL เบองตน
PhaseDetecter
Low-PassFilter
VoltageControl
Oscillator
Input Frequency Output Frequency
fo oϕ;f i ϕi;
u ouε(t)
จากแผนผง พบวา PLL เบองตน จะประกอบดวย 3 สวนใหญๆ คอ
1. ภาคตรวจจบเฟส หรอตวเปรยบเทยบสญญาณ (Phase Detector หรอ Comparator) มหนาทเปรยบเทยบความแตกตางของเฟสระหวาง iϕ และ oϕ ใหกาเนดแรงดนคลาดเคลอน (Error Voltage) ; uε ออกมาทางเอาตพต
( ) ( )i ou t K Kε ϕ ϕ ϕϕ ϕ= − = Δ -------- (1)
2. ภาคกรองความถตาผาน หรอภาคกรองความถลป (Low – Pass Filter หรอ Loop Filter) ทาหนาทกาจดสวนประกอบทางไฟสลบทปะปนมากบแรงดนคลาดเคลอน และปลอยใหสวนประกอบทางไฟตรงของแรงดนคลาดเคลอน ผานไปยงเอาตพต
0
1( ) ( )
T
ou u t u t dtTϕ ε= = ∫ ----------- (2)
3. ภาคกาเนดสญญาณควบคมดวยแรงดน (Voltage Controlled Oscillator, VCO) ความถ of ของ VCO จะเปลยนไปตามแรงดน; ou ทางอนพต ดงนนเมอ ou เปลยนไปกจะมผลทาให of และ oϕ เปลยนแปลงตามไปดวย
PHASE LOCKED LOOP 245
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
. o f of K u= ------------ (3) ในระบบ PLL ขนาดของแรงดนคลาดเคลอนทไดจากภาคตรวจจบเฟสจะแปรผนเปนสดสวนโดยตรงกบผลตางของ i of f− และ i oϕ ϕ−
แรงดนคลาดเคลอนนจะไปควบคมใหการเปลยนแปลงของ of ของ VCO เปนไปในทศทางททาใหผลตางของความถ; i of f− มขนาดลดลง นนคอ of จะมคาเขาใกล if มากขน เราเรยกภาวะของลป (Loop) ในขณะท VCO เรมเปลยน ความถ of วา “สภาวะแคปเตอร (Capture State)” เมอ of มคาเทากบ if การเปลยนแปลงของ of กสนสดลง เราเรยกภาวะนวา “เฟสลอก(Phase Locked)”
คาถาม เมอ PLL อยในภาวะ “เฟสลอก” i oϕ ϕ− จะมคาเปน “0” หรอไม เพราะเหตใด
โดยทวไปแลว เราสามารถบอกไดวา PLL ประกอบดวย 3 ภาวะดวยกน คอ
1. ภาวะทางานเปนอสระ (Free – Running) ; ความถของ VCO ถกกาหนดจากโครงสรางวงจรของ VCO เอง
2. ภาวะแคปเตอร (Capture) ; ความถ of ของ VCO กาลงวงเขาหาความถอนพต; if
3. ภาวะเฟสลอก (Phase Locked) ; ความถ of ของ VCO เทากบความถอนพต; if
ยานความถ ซงระบบลปสามารถตดตามการเปลยนแปลงของความถอนพตได เราเรยกวา “ยานลอก (Lock Range)”
ยานความถ ซงระบบลปสามารถเขาถงภาวะเฟสลอกได เรยกวา “ยานแคปเตอร (Capture Range)” ซงจะมยานแคบกวา Lock Range
สาหรบลกษณะสมบตทางไดนามกส (Dynamic Characteristics) ของ PLL จะถกกาหนดโดยคณสมบตของตวกรองความถลป ซงเปนวงจรกรองความถตาผาน ในขณะท PLL อยในภาวะเฟสลอก ความเรวในการตดตามการเปลยนแปลงของความถอนพต; if ของ PLL จะถกจากดโดยตวกรองความถลป
ELECTRONIC CIRCUIT DESIGN 246
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ฟงกชนโอนยายของ PLL พนฐาน
แผนผงของระบบ PLL เบองตน สามารถเขยนใหมไดดงน
M Kϕ F(s) K v
ϕ (s)EΩ (s)iϕ (s)i
uf (s)uE (s) Ω (s)o
ϕ (s)o
+
Phase DetecterLoop Filter VCO
เนองจาก ตวกรองความถลป เปนวงจรกรองความถตาผาน ซงมความถตด (Cutoff Frequency) ตากวาสวนประกอบทางไฟสลบของแรงดนคลาดเคลอนจากภาคตรวจจบเฟสมากๆ ทาใหสวนประกอบทางไฟสลบ ไมสามารถสงผานลปได ดงนน ( )Eu S ทปรากฏในแผนผง จงหมายถง แรงดนคลาดเคลอนทไมมสวนประกอบทางไฟสลบ
สาหรบท VCO เราสามารถหาความสมพนธระหวาง ( )o Sϕ และ ( )fu S ไดดงน
( ) ( )o V fS K u SΩ = ------------- (a)
เนองจาก ( ) ( )o oS S SϕΩ = ------------ (b)
แทนคา (b) ใน (a) จะได
( )( )V f
o
K u SS
Sϕ = ---------- (4)
ฟงกชนโอนยาย; T(s) ของ PLL ซงแสดงความสมพนธระหวาง ( )i Sϕ และ ( )o Sϕ สามารถหาไดจากแผนผงขางตน ดงน
( )( )( )
( )( )
Vo
i V
K K F SST S
S S K K F Sϕ
ϕ
ϕϕ
= =+
------ (5)
PLL ทมตวกรองความถชนด A
จากวงจร ตวกรองความถตาผานแบบพาสซฟมฟงกชนโอนยาย
( )( )( )
11
fA
E
u SF S
u S sτ= =
+ -------(6)
RCu E (s) u f (s)
PHASE LOCKED LOOP 247
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คาเวลาคงท (Time Constant) ; τ หาไดจาก RCτ = ------- (7)
ความถตด; Aω 1 1A RC
ωτ
= = -------- (8)
เมอแทน ( )AF S จาก (6) ลงใน F(s) จาก (5) จะไดฟงกชนโอนยายของ PLL ดงน
( )( )2 1
V
A
V
K KT S
s s K K
ϕ
ϕ
τ
τ τ=
+ + -------- (9)
สมการ (9) เปนระบบลาดบทสอง (2nd – Order System) ซงสามารถเขยนในรปแบบมาตรฐานดงน
( )2
2 22n
An n
T Ss s
ωζω ω
=+ +
------- (10)
ความถธรรมชาตของระบบ (System Natural Frequency (Swing)) ; nω
Vn V A
K KK K
Tϕ
ϕω ω= = -------- (11)
ปจจยหนวง (Damping Factor); ζ
1 1 12 2
A
V VK K K Kϕ ϕ
ωζ
τ= = -------- (12)
ปญหา 1 ระบบ PLL ใชตวกรองความถชนด A ความถอนพตมคาเปน “0” ทเวลา 0t ⟨ และม
คาคงทตลอดทเวลา 0t ⟨ ตองการหาคาของคลาดเคลอนของเฟส (Phase Error) ; ( )E tϕ ท
สภาวะคงตว คอ t → ∞
ELECTRONIC CIRCUIT DESIGN 248
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
PLL ทมตวกรองความถชนด B
จากวงจร Passive Lead – Lag
( )( )( ) ( )
2
1 2
11
fB
E
u S sF S
u S sτ
τ τ+
= =+ +
-----(13)
คาเวลาคงท; 1τ และ 2τ หาไดจาก
1 1RCτ = 2 2RCτ = ------- (14)
ความถตด; Bω ( )1 2
1B R R C
ω =+
------ (15)
แทนคา ( )BF S ลงในฟงกชนโอนยาย; T(s) ของ PLL จะได
( )( ) ( )2 1 2
22
1 2 1 2
1
1V
BV V
K K sT S K K K K
s s
ϕ
ϕ ϕ
τ τ ττ
τ τ τ τ
+ += +
+ ++ +
--------- (16)
สมการ (16) สามารถเขยนในรปแบบมาตรฐาน ดงน
( )( ) 2
2 2
2
2
n n V n
Bn n
K K sT S
s s
ϕω ζ ω ω
ζω ω
⎡ ⎤− +⎢ ⎥⎣ ⎦=+ +
--------- (17)
ความถธรรมชาตของระบบ (System Natural Frequency (Swing)) ; nω
1 2
Vn V B
K KK Kϕ
ϕω ωτ τ
= =+
--------- (18)
C
u E (s) u f (s)
R1
R 2
PHASE LOCKED LOOP 249
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปจจยหนวง (Damping Factor); ζ
2 21 2
1 1 12 2
V n
V V
K KRC
K K K Kϕ
ϕ ϕ
ωζ τ
τ τ
⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜= + = +⎟ ⎟⎜ ⎜⎟ ⎟⎟ ⎟⎜ ⎜+⎜ ⎜⎝ ⎠ ⎝ ⎠ --------- (19)
PLL ทมตวกรองความถชนด C สาหรบตวกรองความถชนด C นน มฟงกชนโอนยาย; ( )CF S ดงน
( ) 2
1
1C
sF S
sττ+
= --------- (20)
สวนวงจรทมฟงกชนโอนยายดงกลาว สามารถสรางไดโดยใชวงจรขยายทมอตราขยายสงๆ ชวย
( )( )( )
2
1
1au
i
u S sA S
u S sττ+
= = − --------- (21)
1 1RCτ = 2 2RCτ = ------- (22)
ความถตด 1
1c RC
ω = --------- (23)
จากสมการท (21) พบวา วงจรดงกลาวมลกษณะลกษณะสมบตสลบขว ดงนน ภาคตรวจจบเฟสทตอกบวงจรกรองความถดงกลาว จะตองมลกษณะสมบตสลบขวดวย ถา PLL ใชตวกรองความถลป จากสมการ (20) แลวจะไดฟงกชนโอนยาย ดงน
( )( )2
1
22
1 1
1V
CV V
K Ks
T S K K K Ks s
ϕ
ϕ ϕ
ττ
ττ τ
+=
+ + --------- (24)
+
-
C
u a(s)
R2
1R
u i (s)
ELECTRONIC CIRCUIT DESIGN 250
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ซงสามารถเขยนในรปแบบมาตรฐานดงน
( )2
2 2
22
n nC
n n
sT S
s sζω ω
ζω ω+
=+ +
--------- (25)
ความถธรรมชาต 1
Vn V c
K KK Kϕ
ϕω ωτ
= = --------- (26)
ปจจยหนวง 2 2
12 2V
n
K K RCϕτζ ω
τ= = --------- (27)
การตอบสนองสญญาณทรานสเชยนสของ PLL (Transient Response of PLL) จากสมการ (10), (17) และ (25) จะเหนวา ฟงกชนโอนยายของ PLL เปนระบบลาดบทสอง
ในกรณทระบบลาดบทสอง มลกษณะ Under damped (ζ< 1) เมอความถอนพตของ PLL เปลยนจาก 1f ไปเปน 2f ในทนททนใด เอาตพตของ VCO กจะพยายามทจะเปลยนตาม แตจะปรากฏวา of ทเอาตพตของ VCO จะมคาแกวง (Oscillate) ขนลงรอบๆคาของ 2f เปนระยะเวลาหนง แลวจงคอยๆเขาสคา 2f ในทสด เมอ of มคาเทากบ 2f กจะแสดงวา PLL เขาสภาวะ “สภาวะคงตว (Steady State)”
f2
1f
1f
f2
Input
VCO Output
ในการออกแบบ PLL โดยทวไปแลว เราจะเลอกคา ζ ใหอยระหวาง 0.5 ถง 0.8
ปญหา 2 ถาเหนวาเราใชอนทเกรเตอร; ( )1
F Ssτ
= เปนตวกรองความถลป สาหรบ PLL แลว
จะเกดอะไรขน ? จงวเคราะห !
ปญหา 3 ตวควบคมแบบ PID ใชกนอยางกวางขวางในลปควบคมตางๆ คดวาจะสามารถนามาใชเปนตวกรองความถลป สาหรบ PLL ไดหรอไม เพราะเหตใด?
PHASE LOCKED LOOP 251
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหา 4 PLL ใชตวกรองความถลปชนด C ความถอนพตมลกษณะเปน Step Function; ( )i tω ε= ตองการหาคาคลาดเคลอนของเฟส: ( )E tϕ → ∞
การคานวณตวกรองความถลป
วธหนงในการหาคาของอปกรณของตวกรองความถลปตางๆ ทาไดโดยใช Normalized Response Curves ของ T(s)
โดยทวไปแลวเรานยมทจะเลอกใชคาปจจยหนวง; ζ ใหอยระหวาง 0.5 และ 0.8
ตวอยาง 1 PLL พนฐาน ม 610 / /VK rad S V= ใชตวกรองความถชนด A เลอกใช ζ = 0.5
โดยกาหนดใหมคาคลาดเคลอนทเอาตพต 10%≤ ของสภาวะคงตว ทเวลา t = 10ms หลงจากท
เปลยนความถ หรอเฟสทอนพต กาหนดใหใช 10C Fμ= ตองการหาคาของ R และ Kϕ วธทา จาก Normalized Curve ของ ( )AT S จะได
4.5ntω =
4.5 4.5450 /
10n rad St mS
ω = = =
เนองจาก 12 n ATζω ω= =
2 0.5 450 / 450 /A rad S rad Sω = × × =
จากสมการ (11) n V AK Kϕω ω=
( )224
6
4504.5 10
10 450n
V A
KKϕωω
−= = = ××
สาหรบ R หาไดจาก; 6
1 1222.2 220
450 10 10A
RCω −= = = Ω → Ω
× ×
ปญหา 5 PLL พนฐานใช VCO ม 410 / /VK rad S V= ใชตวกรองความถชนด A
กาหนดให 10%Overshoot ≤ และ เวลาไตขน (Rise time); 10rt ms= ถากาหนดให
1R k= Ω แลว จงหาคาของ C และ Kϕ
ELECTRONIC CIRCUIT DESIGN 252
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Normalized Step Response of TA(s)
20 4 6 8 10 12
ωn t
1.0
0.8
0.6
0.4
0.2
0
1.2
1.4
1.6
Norm
alize
d Outp
ut Re
spon
se
ζ= 0.20.30.40.50.60.8
1.0
Normalized Step Response of TB(s) สามารถใชไดกบ TC(s) ดวย
1.8
1.0
0.8
0.6
0.4
0.2
0
1.2
1.4
1.6
Norm
alize
d Outp
ut Re
spon
se
20 4 6 8 10 12ωn t
0.2
ζ = 0.1
0.7
0.6
0.40.3
0.8
0.9
1.0
0.5
PHASE LOCKED LOOP 253
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหาเพมเตมเรอง PLL พนฐาน
ปญหา 6 PLL พนฐาน ใช VCO ม 31.2 10 / /VK rad S V= × และ 0.1 /K V radϕ =
ใชตวกรองความถชนด A กาหนดให ζ = 0.5 ม Setting time; 10st mS= นนคอทเวลา t = 10ms มคาคลาดเคลอน 10%≤ ของสภาวะคงตว
กาหนดให 10C Fμ= อยากทราบวาการกาหนดคณสมบตดงกลาว เปนไปไดหรอไม? เพราะเหตใด ?
ปญหา 7 PLL พนฐาน ใช VCO ม 31.2 10 / /VK rad S V= × และ 0.1 /K V radϕ =
ใช วงจรตวกรองความถดงในรป โดยกาหนดให 10C Fμ= , ζ = 0.5 และ Setting time; 10st mS=
a) สมการของปจจยหนวง; ζ และความถธรรมชาตของระบบ: nω
b) คาของ 1R และ 2R ในตวกรองความถ c)
ปญหา 8 PLL พนฐาน ใช VCO ม 61.2 10 / /VK rad S V= × และ 0.1 /K V radϕ =
ใชตวกรองความถชนด B โดยมคา 2.2C Fμ= กาหนดให PLL ม 20%Overshoot ≈ และ
เมอความถอนพต: if เปลยนเปน 10kHz ในทนททนใด ความถเอาตพตจะมคาคลาดเคลอนไดไมเกน 10% หลงจาก 10 รปคลน จงคานวณหาคาของอปกรณทใชในตวกรองความถ
ปญหา 9 PLL พนฐาน ใช VCO ม 31.2 10 / /VK rad S V= × และตวตรวจจบเฟสม
0.1 /K V radϕ = ใชตวกรองความถแบบแอคทฟดงรป โดยม 2.2C Fμ= ถากาหนดให
20%Overshoot ⟨ และ Rise Time ; 10rt ms= ตองการหา
a) ฟงกชนโอนยายของตวกรองความถ b) สมการของ ζ และ nω c) คาของ 1R และ 2R ทใชในวงจร
Cu E (s) u f (s)R1
R 2
+
-
C
u f (s)
R2
1R
u E (s)
ELECTRONIC CIRCUIT DESIGN 254
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรสงเคราะหความถ (Frequency Synthesizers) วงจรสงเคราะหความถเปนแหลงจายความถ ซงเอาตพตสามารถใหความถเปนทวคณ (Multiple) ของความถอางองทอนพต (Input Reference Frequency) ในรปขางลางนเปน วงจรสงเคราะหความถ โดยใชระบบ PLL
Phase DetectorKϕ
Low-PassFilterF(s)
VCOK v
FrequencyDivider
1/N
Ω (s)o ϕ (s)o,
Ω (s)o ϕ (s)o;N N
Ω (s)REF ϕ (s)REF;
Reference Frequency
การตดตงวงจรนบแบบหาร N ในทางเดนปอนกลบ ทาใหเราไดความถเอาตพต; ( )o SΩ มขนาดเปนความถ N เทาของความถอางองทอนพต: ( )REF SΩ เมอ PLL อยในภาวะ “เฟสลอก” สาหรบฟงกชนโอนยาย ซงแสดงถงความสมพนธระหวาง ( )o Sϕ และ ( )REF Sϕ ของวงจรสงเคราะหความถ สามารถเขยนไดดงน
( )( )( )
( )
( )1
Vo
REFV
K K F SST S
S s K K F SN
ϕ
ϕ
ϕϕ
= =+
--------- (28)
วงจรสงเคราะหความถทใชตวกรองความถชนด A
ฟงกชนวงจรกรองชนด A ( )1
1AF Ssτ
=+
--------- (29)
ปจจยหนวงของระบบ: ζ และความถธรรมชาต: nω หาไดจาก
Vn
K K
Nϕω
τ= --------- (30)
12 V
NK Kϕ
ζτ
= --------- (31)
PHASE LOCKED LOOP 255
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรสงเคราะหความถทใชตวกรองความถชนด B
ฟงกชนวงจรกรองชนด B ( )( )
2 2
1 2
1 11 1B
s sF S
s sτ τ
τ τ τ+ +
= =+ + +
---------- (32)
ปจจยหนวงของระบบ: ζ และความถธรรมชาต: nω หาไดจาก
( )1 2
V Vn
K K K K
N Nϕ ϕω
τ τ τ= =
+ ---------- (33)
22n
V
nK Kϕ
ωζ τ
⎛ ⎞⎟⎜ ⎟⎜= + ⎟⎜ ⎟⎟⎜⎜⎝ ⎠ ---------- (34)
วงจรสงเคราะหความถทใชตวกรองความถชนด C
ฟงกชนวงจรกรองชนด C ( ) 2
1
1C
sF S
sττ+
= --------- (35)
ปจจยหนวงของระบบ: ζ และความถธรรมชาต: nω หาไดจาก
1
Vn
K K
Nϕω
τ= ---------- (36)
2 2
12 2V
n
K K
Nϕτ τ
ζ ωτ
= = --------- (37)
ตวอยาง 2 ตองการออกแบบวงจรสงเคราะหความถ โดยมขอกาหนดดงตอไปน
- ยานความถเอาตพต: 88 MHz - 108 MHz - สามารถปรบคาได 0.1 MHz ตอขน - ม 20%Overshoot ≤ และ Setting Time ; 10st ms=
- เลอกใชตวกรองความถชนด C โดยมคา 2C Fμ= สวน VCO ม 6
1.2 10 / /VK rad S V= × และตวตรวจจบเฟสม 0.1 /K V radϕ =
ELECTRONIC CIRCUIT DESIGN 256
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Ω
วธทา การกาหนดยานการทางานของ VCO สามารถหาไดจาก
( ) ( )2 2OMAX OMIN VCO OMIN OMAXf f f f f− ≤ ≤ −
ดงนนจะไดยาน VCO 2 2 108 88 128VCO OMAX OMINf f f MHz MHz MHz≥ − = ⋅ − = 2 2 88 108 68VOC OMIN OMAXf f f MHz MHz MHz≤ − = ⋅ − =
เนองจากตองปรบความถได 0.1 MHz ตอขน ดงนนจงเลอกใช
0.1REFf MHz=
จะได 1081080
88OMAX
MAXOMIN
f MHzN
f MHz= = =
88880
108OMIN
MINOMAX
f MHzN
f MHz= = =
จาก Normalized Curve จะได 0.9MINζ = และ 4n stω =
4 4400 /
10n nMINs
rad St mS
ω ω= = = →
พจารณาจากสมการ (36) และ (37)จะได
2
1
;2
VnMIN MIN nMIN
MAX
K K
Nϕ τ
ω ζ ωτ
= =
ดงนนจะได 1 1 2V
MAX nMIN
K KRC
Nϕτ
ω= =
2 2
2 MIN
nMIN
RCζ
τω
= =
6
1 2 2 6
1.2 10 0.1347.2 350
1080 400 2 10V
MAX nMIN
K KR
N Cϕ
ω −
× ×= = Ω = Ω → Ω
× × ×
2 6
2 2 0.92,250 2.2
400 2 10MIN
nMIN
R kC
ζω −
×= = Ω = Ω → Ω
× ×
PHASE LOCKED LOOP 257
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตรวจสอบในกรณทใช 880MINN = เพอจะได OMINf ทเอาตพต
1
V nMAX MAXnMAX
MIN nMIN MIN
K K NN N
ϕ ωω
τ ω= → =
1080400 / 443.13 /
880MAX
nMAX nMINMIN
Nrad S rad S
Nω ω= = =
443.130.9 0.997 1
400nMAX
MAX MINnMIN
ωζ ζ
ω= = = ≈
จาก Normalized Curve จะได
3.53.5 7.9 10
443.13n s st t mS mSω = → = = ⟨
ปญหา 10 ตองการออกแบบบวงจรสงเคราะหความถ โดยมขอกาหนดตางๆ เหมอนกบตวอยาง 2 แตเปลยนมาใชตวกรองความถชนด B
ปญหา 11 จากขอกาหนดตางๆในตวอยาง 2 แตเลอกใชตวกรองความถชนด A จะเปนไปไดหรอไม ! จงวเคราะห
ปญหา 12 ออกแบบบวงจรสงเคราะหความถ โดยกาหนดให
- ยานความถเอาตพต: 1MHz – 100 MHz - สามารถปรบความถทเอาตพตได 1MHz ตอขน - ม 30%Overshoot ≤ และม Rise Time : 5rt ms=
- เลอกใชตวกรองความถชนด B โดยกาหนดให 2C Fμ= - VCO ม 6
1.2 10 / /VK rad S V= × และตวตรวจจบเฟสม 0.1 /K V radϕ =
วงจรสงเคราะหความถในทางปฏบต (Practical Synthesizers) เราใชวงจรนบแบบหารดวยคา N ตอในทางเดนปอนกลบของ PLL เพอเพมความถเอาตพต ใหกบตวสงเคราะหความถ วงจรนบชนด CMOS ใชกระแสนอยมาก แตมความถปฏบตงานสงสด (Max Operating Frequency) ประมาณ 6MHz เทานน ในขณะทวงจรนบชนด TTL สามารถใชไดถง 20MHz แลว การเลอกใช วงจรนบชนด ECL ซงมความถปฏบตงานสงสดอยระหวาง 100MHz – 300MHz กเปนการแกปญหาวธหนง แตอปกรณ ECL มกมราคาสง และใชกระแสมาก
ELECTRONIC CIRCUIT DESIGN 258
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ปญหาของความถอางองทอนพต ( )REFf โดยทวไปแลว คา N ของวงจรนบในทางเดนปอนกลบ จะถกออกแบบใหสามารถปรบแตงไดระหวาง MINN และ MAXN ทาใหขนาดของความถเอาตพตตางๆ อยระหวาง OMINf และ OMAXf เพอให Channel Space : CHf ระหวางคาของความถเอาตพต; of ตางๆ มความละเอยดอยางเพยงพอ จงมกกาหนดให ความถอางองทอนพต: 10REFf kHZ≤ แตปรากฏวาวงจรกาเนด
สญญาณทใชครสตอลทใชทวไปม 1OSCf MHz≥ ดงนนจงจาเปนตองทอน OSCf ลงมาอยใน
ระดบ REFf ทตองการ กอนทจะตอเขาอนพตของตวตรวจจบเฟสใน PLL วงจรสงเคราะหความถแบบ Prescaled (Prescaled Synthesizer)
Phase DetectorKϕ
Low-PassFilter
VCO
FrequencyDivider
1M
PrescaleCounter
1K
1N REF
Reference Divider
fOSC
fOSC
N REFf =REF
K.Mfo
Kfo
fo
วงจรนบทมคาคงท (Fixed Prescale Counter) ซงมความถปฏบตงานสงสด OMAXf⟩
จะทาการทอนความถลงมา มขนาดเทากบ OMAXfK
ซงอยในยานทตวหารความถ (Frequency
Divider) สามารถทางานได สาหรบ Channel Space: CHf ของวงจรสงเคราะหความถ หาไดจากสมการ
CH REF OSCREF
Kf Kf f
N= = ---------- (38)
OMAX OMAXMAX
CH REF
f fM
f Kf= = ---------- (39)
OMIN OMINMIN
CH REF
f fM
f Kf= = --------- (40)
PHASE LOCKED LOOP 259
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สวนคาคงทของตวหารสทธ (Total Divider Constant) ในทางเดนปอนกลบ หาไดจาก
N KM= ---------- (41)
MAX MAXN KM= ---------- (42)
MIN MINN KM= ---------- (43)
ตวอยาง 3 วงจรสงเคราะหความถทางานในยานความถ 88 – 108 MHz ตองการจะไดความถเอาตพต: 98.7 ...118.7of MHz MHz= โดยม Channel Space: 100CHf kHz= ใชวงจรกาเนดสญญาณมความถ 1OSCf MHz= กาหนดให Prescale Constant K = 10 ตองการคานวณหาตวแปรอนๆของวงจรสงเคราะหความถ
วธทา 98.7 ; 118.7OMIN OMAXf MHz f MHz= =
จานวนชวงความถของวงจรสงเคราะหความถ สามารถหาไดจาก
จานวนชองสญญาณ (Channel Number) = 118.7 98.7200
0.1OMAX OMIN
CH
f ff− −
= =
10010
10CH
REF
f kHzf kHz
K= = =
1100
0.01OSC
REFREF
f MHzN
f MHz= = =
คาความถสงสดทอนพตของตวหารความถ หาไดจาก
118.711.87
10OMAXf MHz
MHzK
= =
นนคอ ตวหารความถ ตองมความถปฏบตงานสงสด > 11.87 MHz
max
118.71187
0.1OMAX
CH
f MHzM
f MHz= = =
98.7987
0.1OMIN
MINCH
f MHzM
f MHz= = =
1187 10 11870MAX MAXN KM= = × =
ELECTRONIC CIRCUIT DESIGN 260
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
987 10 9870MIN MINN KM= = × = วงจรสงเคราะหความถแบบ Heterodyne-Down (Heterodyne-Down Frequency Synthesizer)
Phase DetectorLow-Pass
FilterVCO
1N Mixer
1N REF
fOSC
fOSC
N REFf =REF
Nf MIX
fo
fMIX fo= -fH
OffsetCrystalOSC.
fH
วงจรกาเนดสญญาณ Offset หรอ Local OSC ซงกาเนดความถคงท Hf จะตอเขากบมกเซอร (Mixer) ในทางเดนปอนกลบ เพอทาการผสม หรอมอดเลตกบความถ of ทไดจากเอาตพต ของวงจรสงเคราะหความถ จะไดความถทเอาตพตของมกเซอรเทากบ MIXf MIX O Hf f f= − -------(44) สาหรบ คาคงทของการหาร: N ของตวหารความถ หาไดจาก
( ) ( ) HMIX MAX O MAXMAX
REF REF
f f fN
f f
−= = --------(45)
( ) ( ) HMIX MIN O MINMIN
REF REF
f f fN
f f
−= = -------(46)
สวน Channel Space OSCCH REF
REF
ff f
N= = -------(47)
และวงจรหารความถ จะตองมความถปฏบตงานสงสด ( )MIX MAXf⟩
PHASE LOCKED LOOP 261
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรตรวจจบเฟส
วงจรตรวจจบเฟสทใช Exclusive-OR สญญาณสเหลยมจากแหลงจายอางอง (Reference Source) และเอาตพตของ VCO ทตองการเปรยบเทยบเฟสจะถกปอนเขาทอนพต A และ B ของ XOR ทาใหไดสญญาณพลซทางดาน เอาตพต Q ซงจะมความกวางพลซแปรผนเปนสดสวนโดยตรงกบความตางเฟสระหวาง A และ B โดยมเงอนไขวา ทงรปคลนของ A และ B จะตองมคาดวตไซเกล = 50% เทานน เกต XOR ทใชนยมใชไอซประเภท CMOS เนองจากสามารถปรบแตงแรงดนตามตองการได จากสญญาณดานบนจะสงเกตไดวา เอาตพต Q จะมความถเปน 2 เทาของอนพต สาหรบคาเฉลย หรอ แรงดนไฟตรง: Eu ทเอาตพต Q หาไดจากสมการ
0
1.
E pE p E
uu u dx
ϕϕ
π π= =∫
. ;0E E Eu Kϕ ϕ ϕ π= ≤ ≤
; /PuK V radϕ π
=
วงจรตรวจจบเฟสทใช Exclusive-OR จะใชงานไดกตอเมอ Eϕ มคาอยระหวาง O--π เทานน และยงไมสามารถชบอกใหเราไดทราบวา อนพตใดมเฟสนา และอนพตใดมเฟสตาม
A
B
Q ϕE
up
0 π 2π 3π
AB Q
A B Q
0 0 0
1 0
0
0
1
11
1 1
ELECTRONIC CIRCUIT DESIGN 262
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
โดยเฉพาะอยางยง ถาความถทใชมคาดวตไซเกลนอยกวา 50% แลว วงจรตรวจจบเฟสชนดนจะใชไมไดเลย
ϕE
uE
u p
π/2 π 3π/2 2π0
วงจรตรวจจบเฟสแบบกระตนทขอบ (Edge-Triggered Phase Detector) วงจรตรวจจบเฟสแบบน เปนการใช ฟลปฟลอป RS โดยการตอมาจากเกต NOR อยางเชนเบอร CD4001 ดงรปขางลาง
14 CD4001
14 CD4001
1
23
4
56
"S" Input
"R" Input
inf
f out
OutputV DC
inf
f out
Output
π0 2π แรงดนเอาตพตของวงจรตรวจจบเฟสชนดนจะเปน “High” เมอ INf นาหนา OUTf (Leading) สวนกราฟดานลางนเปนความสมพนธของแรงดนเอาตพต กบความตางเฟสระหวาง INf และ OUTf
PHASE LOCKED LOOP 263
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Phase Difference
DC Output Voltage
VCC
π 2π 3π 4π0 วงจรตรวจจบเฟสแบบกระตนทขอบ มขอไดเปรยบกวาวงจรตรวจจบเฟสทใช Exclusive-OR คอ
- แรงดนไฟตรงเอาตพตมความเปนเชงเสน (Linear) ตลอดชวง 2π เรเดยน หรอ
360o ในขณะทแบบ XOR มความเปนเชงเสน แคเพยงในชวง π เรเดยน - การตรวจจบ สามารถมความยดหยนในการทางานไดมากกวาแบบ XOR แตวงจรตรวจจบเฟสทงสองชนดทกลาวมาแลวขางตน กยงคงมปญหาในการทางานในสวนของความไวตอฮารมอนกส (Harmonic Sensitivity) และการเปลยนแปลงคาดวตไซเกล ดงนน เราจงนยมใชวงจรตรวจจบเฟสชนดทสาม ซงจะเปนลกษณะของไอซ เรยกวา “Monolithic Phase Detector” Monolithic Phase Detector เปนวงจรตรวจจบเฟสทอยในรปของไอซ Monolithic Phase Detector ทนยมใช ยกตวอยางเชน MC4344/4044, 11C44 ซง 3 เบอรน ฟงกชนและการจดตาแหนงขาเปนแบบเดยวกนทงหมด โดยทภายในตวไอซ จะประกอบไปดวย - 2 Phase Detector - 1 Charge Pump - 1 Amplifier
ELECTRONIC CIRCUIT DESIGN 264
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ChargePump
Phase-Freq.Detector 2
Phase-Freq.Detector 1
Amp.
2 4 5 913
1
3
6 12 11 10 7 14
8
RF
VF
U1 D1 PU UF A
B
GNDDF
InputU2D2
O/P
Inputs
OutputAmp. Input
O/P
Output VCC
Input
PD
Output
โดยท RF = Reference Frequency Input VF = Variable Frequency Input U1, U2 = Phase Detector Up Outputs D1, D2 = Phase Detector Down Outputs PU = Charge Pump Up Input PD = Charge Pump Down Input UF = Charge Pump Up Output DF = Charge Pump Down Output A = Amplifier Input B = Amplifier Output แผนผง Logic ของตวตรวจจบเฟส-ความถชดท 1 (Phase-Freq. Detector 1)
&
RS
Q
&
&
&
&RS Q
RF
VF
U1 (up)
U1 (down)
PHASE LOCKED LOOP 265
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรมอนพตแบบไวตอขอบขาลบ (Neg. Edge Sensitive) ในกรณทสญญาณทอนพตขา RF และ VF อนเฟสกน เอาตพต u1 และ D1 จะมลอจก “High” ทงค ถาอนพตขา RF มเฟสนาหนาอนพต VF จะทาใหเกดพลซแคบๆท u1 ถาอนพต RF มเฟสตามอนพตขา VF แลวจะทาใหเกดพลซแคบๆท D1 ชวงพลซแคบๆทเอาตพตทงสองน จะเปนสดสวนโดยตรงกบความตางเฟสระหวาง RF และ VF ตวตรวจจบเฟส-ความถชดท 1 ทตอกบ Charge Pump
PhaseFrequencyDetector
+5V.
u a
500 Ω
220 Ω
220 Ω
VF
RF
D1
U1
PD
PU
UF
DF
VCC
เมอขา PD มลอจก ”Low” จะไดแรงดนเอาตพตท DF ≈ + 2.25V เมอ PU “Low” จะได
แรงดนเอาตพตท UF ≈ + 0.75V ถาหากวาทง PD และ PU ตาง “High” ทงค แรงดน; au กควรมคาอยกงกลางระหวาง 2.25V และ 0.75V นนคอ 1.5V ซงสามารถทาไดโดยการปรบ
. 500POT Ω
PD
PU
1.5 V.
ua
UDC
UDC
RF
VF
U1
D1
RF
VF
U1
D1
RF
VF
U1
D1
RF
VF
U1
D1
ELECTRONIC CIRCUIT DESIGN 266
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
UDC / V.
ϕD / rad.−2π −π 0 π 2π
2.25
1.5
0.75
คาอตราขยายของตวตรวจจบเฟส: Kϕ หาไดจาก
( )
2.25 0.750.12 /
2 2DCU V V
K V radϕ ϕ π πΔ −
= = =Δ − −
การตอ Charge Pump เขากบวงจรขยาย (ตวกรองความถลป) วงจรขยายภายในตว MC4044 (11C44) ประกอบขนจากทรานซสเตอร 2 ตว ตอเขาดวยกนแบบดารลงตน ตามรปขางลาง
AB
+
Uth = 1.5 V.
-
+A v
A
B
วงจรขยายน เมอตอเขากบโครงขาย RC จากภายนอกแลว จะทาหนาทเปนตวกรองความถลป สาหรบ PLL ได
PHASE LOCKED LOOP 267
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
PhaseFrequencyDetectorVF
RF
D1
U1 PU
PD
UF
DFCharge Pump
A B
R2 C
R1REF. Input
from feedback path
+5 V.
R = 1 kL Ω
เนองจาก อตราขยาย: AV ทจากด และลกษณะสมบตทไมเปนอดมคตอนๆ ของตว
วงจรขยาย ทาใหตองการใชคาของ 1R และ 2R ตองอยภายใตเงอนไขตางดงน 1) 1 50R ⟩ Ω 2) 1 2/ 10R R ≤
3) 11 5k R kΩ⟨ ⟨ Ω
ในกรณทจาเปนทตองใชคา 1R หรอ 2R นอกเหนอจากเงอนไขทกาหนดไวเราสามารถใช
อปกรณแอคทฟจากภายนอก มาชวยเสรมใหวงจรขยายมลกษณะสมบตทดข น หรออาจหนมาใชวงจรขยายจากภายนอกทมลกษณะสมบตดกวาได
การตอบฟเฟอรเพมทวงจรขยาย ทาใหเราสามารถขยายขอบเขตของ 2R ลงไปไดอกคอ
2 5R ⟩ Ω ดงวงจรตอไปน
R1
R2
1 k 1 k
BA
C
Amplifier
+5 V.
การตอ FET เขาทอนพตของวงจรขยายดงวงจรดานลาง ทาใหสามารถใชคา 1R ไดสงขน สาหรบคาของ 4R นน สามารถหาไดจาก
4
1.5
DSS
VR
I=
ELECTRONIC CIRCUIT DESIGN 268
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
R1
R4
R2 CR3 1 k
+5 V.
B
A
Amplifier
เราสามารถใชออปแอมป ซงมลกษณะสมบตตางๆดกวาวงจรขยายภายในตวไอซมาสรางเปนตวกรองความถลป แทนดงรป
+5 V.
R1
RD
R2 C
D1
D2
ตวตรวจจบเฟสชดท 2 (Phase Detector 2)
ในตวตรวจจบเฟสชดท 2 ของไอซ MC 4044 (11C44) จะมโครงสรางดงน
VF
RF
V2
D2
RF VF V2 D2
0
1
0
0
0 0
0
1
1 1 1
1
11
1 1
PHASE LOCKED LOOP 269
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
RF
VF
V2
D2
RF
VF
V2
D2
RF
VF
V2
D2
ในขณะทขาอนพต RF และ VF มความตางเฟส 90° จะพบวาทเอาตพต 2U และ 2D
จะมชวงเวลาพลซแคบๆ เทากน กรณนจะเปนจรงไดกตอเมอ RF และ VF มคาดวตไซเกลเทากบ 50% เทานน
คณสมบตนสามารถนามาใชประโยชนในการสรางระบบเลอนเฟส 90° โดยเปนสวนควบคมใหอนพต และเอาตพตมความตางเฟส 90° ตลอดเวลา
เมอ RF และ VF อยในสภาวะอนเฟส จะพบวา เอาตพต 2U จะมลอจก“High” ตลอดเวลา และชวงเวลาพลซแคบๆ จะเปลยนไปถาความตางเฟสระหวาง RF และ VF เปลยนไป ดงนนสามารถนาเอาเอาตพต 2U มาใชเปน “ตวแสดงการสญเสยการลอก (Loss-of-Lock indicator)” ไดตามวงจรตอไปน
V22.2 k
220
LED
+5 V.
ELECTRONIC CIRCUIT DESIGN 270
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรกาเนดสญญาณทควบคมดวยแรงดน (Voltage – Controlled Oscillator, VCO) วงจร VCO ในปจจบนจะบรรจอยในตวไอซ เรยกวา “Monolithic VCO” หรอ “Function
Generator” เพราะวา ไอซประเภทนจะกาหนดความถไดเอง โดยการตออปกรณ RC ภายนอกตวไอซ ซงความถทเกดขนกจะขนอยกบคา RC ทตอเขาไป ความถนเรยกวา “Free–Running Frequency” แตความถนจะสามารถเปลยนแปลงไดจากแรงดนอนพต
Monolithic VCO ทนยมใชเบอรหนงกคอ NE/SE 566 จะเปน ไอซทกาเนดสญญาณสเหลยมและสามเหลยมทมเปนสดสวนกบแรงดนอนพต
CurrentSource
SchmittTrigger
BufferAmplifier
BufferAmplifier
ModulationInput
R1
+V.
C1
6 8
5 3
4
17
โครงสรางภายในของ Monolithic VCO NE/SE 566
NE/SE 566VCO
1
2
3
4
8
7
6
5
Ground
NC
SquareWave O/P
TriangleWave O/P
+V
C1
R1
Modulation Input
การจดขาของ Monolithic VCO NE/SE 566
จากโครงสรางภายใน ความถออสซลเลตจะถกกาหนดโดยตวตานทาน 1R , ตวเกบประจ
1C ,แรงดนไฟเลยง V+ และ แรงดนควบคม CV ตามสมการ
1 1
2( )( )
Co
V Vf
RC V+ −
≈+
รปคลนเอาตพตแตละสญญาณจะผานบฟเฟอรทมเอาตพตอมพแดนซประมาณ 50Ω โดยท
แตละรปคลนเอาตพตมขนาด ดงน - รปคลนสามเหลยม 2.4 p pV − - รปคลนสเหลยม 5.4 p pV −
PHASE LOCKED LOOP 271
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
NE/SE 566VCO
8 V.
3 V.
12 V.
6 V.
Modulation I/P
C
R3
C1
0.001 uFR2 R1
+V=12 V.
VC
6 8
5
7 1
3
4
วงจรดานบนเปนการตอโดยทวไป จะเหนวา CV เปนการแบงแรงดนมาจากแรงดนไฟเลยง
V+ โดยผาน 2R และ 3R โดยแรงดน CV จะตองมขอบเขตดงน
34 CV V V+ ≤ ≤ +
สญญาณมอดเลต (Modulating Signal) ในสวนของไฟสลบจะถกเชอมตอผานตวเกบประจ; C จะตองมคานอยกวา 3 p pV − สวน 1R ควรมคาในชวง 12 20K R KΩ⟨ ⟨ Ω ดงนนถา CV มคาคงทและ 1C มคาคงท ความถ สามารถปรบอยในชวง 10:1 ของยานความถเดม ในทานองเดยวกน ถาผลคณของ 1 1RC มคาคงท ความถ of กสามารถปรบไดในชวง10:1 โดยปรบแรงดนควบคม: CV ดวยขอบเขตทจากดดงกลาวทาให Monolithic VCO 566 สามารถใหความถปฏบตงานสงสดประมาณ 1 MHz สวนตวเกบประจ 0.001 Fμ ควรจะตออยระหวางขา 5 และ 6 ของไอซ ทงนเพอปองกนการออสซลเลตในวงจรแหลงจายกระแสทความถสง ถาตองการใชงาน VCO ทความถสงกวาน กอาจจะหนมาใชไอซ Monolithic VCO เบอรอน เชน MC 4324/4024 และ MC 1648 เปนตน ไอซ MC 4024 Voltage – Controlled Multivibrator (VCM)
ภายในตว MC 4024 ประกอบดวย VCM 2 ตวททางานอสระจากกน แตละตวมบฟเฟอรทเอาตพตของตวเอง
MC 4024 มความถปฏบตงาน
สงสด 25MHz โดยทวไปแลวจะใชงานอยในยานประมาณ 15 MHz
Free – Running Frequency ทเอาตพตจะถกกาหนดจากคาตวเกบ
Vcc
Vin
EXT. C
GND
C
C
4 31
2
5
146 OUT
Vcc
ELECTRONIC CIRCUIT DESIGN 272
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Output Frequency Ratio max min:f f = 3.5: 1 Input Control Voltage Range = 1V...5V ถาคา C ทใชมคามากกวา 100 pF แลว เราสามารถคานวณคาของความถเอาตพต: Of
จากเสนกราฟผลคณคาความจ-ความถ (Capacitance – Frequency Product [ MHz.pF] – Curve) ใน Data Sheet ตวอยางเชน
ทแรงดนอนพต: INV = 3.5 V จะได 180of C =
ถากาหนดใหใช C =100 pF จะได 1801.8
100Of MHz MHzpF
= =
ทแรงดนอนพต: INV = 5 V จะได 480Of C =
ดงนนจะได 4804.8
100Of MHz MHzpF
= =
จากคาความถ 2 คาดงกลาว เราสามารถหาอตราขยายของ VCO: VK ท 3.5 V จะไดดงน
64.8 1.8 32 2 10 / /
5 3.5 15V
MHz MHzK rad s V
V Vπ π
−= = × ×
−
612.57 10 / /VK rad s V= ×
ไอซ NE/SE 565 Monolithic Phase – Locked Loops
NE/SE 565 เปน Monolithic PLL สาหรบงานทวไปทมความถปฏบตงานนอยกวา 500 KHz เปนไอซ Monolithic PLL ในตระกล 560 ทนยมใชมากทสด
PHASE LOCKED LOOP 273
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1
2
3
4
5
6
7 8
9
10
11
12
13
14
NE/SE565
-V
Input
Input
VCO Output
Phase Com. VCO I/P
Reference O/P
Demodulate O/P
NC
NC
NC
NC
External Capacitor for VCO
External Resistor for VCO
+V
การจดขาของ NE/SE 565 Monolithic PLL
Phase CompVCO I/P
PhaseDetector
Amplifier
VCO
3.6 k
10
7
6
198
4
5
3
2
C2
InputInput
VCO O/P
+V -V
Demod. O/P
Ref. O/P
R1 C1
+V
Internal Construction ของ NE/SE 565
NE/SE 565 มลกษณะสมบตทางไฟฟาทสาคญดงน - Operating Frequency Range : 0.001Hz ถง 500 KHz - Operating Voltage Range : ± 6 ถง ± 12 V - Input Laver ทตองการใชในการ Tracking : 10 rmsmV ถง 3 rmsV - Input Impedance : 10 KΩ (typ.) - Input Sink Current : 1 mA (typ.) - Input Source Current : 10 mA (typ.) - Drift in VCO Center frequency ( OUTf ) With Temperature 300 ppm/ C (typ.) - Drift in VCO Center frequency ( OUTf ) With Supply Voltage 1.5% / V (max) - Triangle Wave Amplitude : ± 2.4 P PV − (typ.) at ± 6V (Pin 9) - Square Wave Amplitude : 5.4 P PV − (typ.) at ± 6V - Bandwidth Adjustment Range 1 60%Ot⟨± ⟩±
ELECTRONIC CIRCUIT DESIGN 274
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตวเกบประจ 2C ทตออยระหวางตวตานทานภายใน 3.6kΩ และแรงดนไฟเลยง V+ ทาหนาทเปนวงจรกรองความถตาชนด A สวนขา 6 จะใหแรงดนไฟตรงอางอง ซงมคาใกลเคยงกบแรงดนไฟตรงทไดจากขา 7 ไอซ 565 PLL สามารถลอกและตดตามสญญาณอนพตไดโดยมแบนดวธประมาณ 60%± ของ OUTf ทความถกลาง (Center Frequency) ความถกลางของ PLL หรอ Free – Running Frequency ของ VCO สามารถคานวณไดจาก
1 1
1.24OUTf HzRC
≈
สวนยานความถลอก: Lf และยานความถแคปเตอร: Cf ของ PLL สามารถหาไดจาก
8 OUTL
ff Hz
V= ±
โดยท OUTf = Free – Running Frequency ของ VCO V = (+V) – (-V) และ
32(2 )(3.6)(10 )( )
LC
ff
Cπ= ±
1R ควรมคาอยระหวาง 2 20K KΩ− Ω
จากสมการจะพบวา ยานความถลอกสามารถเพมขนไดโดยการเพมแรงดนอนพต แตจะลดลงเมอเพมแรงดนไฟเลยง ในการใชงานไอซ 565 PLL จรง จะทาการลดวงจรระหวางขา 4 กบ ขา 5 เพอทจะใหสญญาณเอาตพต VCO ( OUTf ) ตอถงกบภาคตรวจจบเฟส ซงสงผลใหภาคตรวจจบเฟสสามารถทาการเปรยบเทยบเฟสระหวาง OUTf กบ INf ได สวนในการใชงานเปนวงจรสงเคราะหความถ กตอวงจรหารความถแทรกอยระหวางขา 4 และขา 5 สาหรบแรงดนทขา 6 ซงเปนแรงดนไฟตรงจะนาไปใชเปนอนพตของวงจรเปรยบเทยบสญญาณ เมอใชงาน PLL เปนวงจร Frequency Shift Keying (FSK) ซงจะไดกลาวในภายหลง ตวอยาง 4 จากวงจรขางลางนตองการหาคา Free–Running Frequency: OUTf ยานความถลอก:
Lf และยานความถแคปเตอร: Cf ของวงจร PLL น
PHASE LOCKED LOOP 275
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
C1 0.01 uF
-V = -10 V.
9 1
3
2
10 8
7
6
4
5VCO O/P
Reference O/P
Demodulate O/P
0.001 uF
Input
R112 k C3
C2 10 uF+V = +10 V.
วธทา จาก
1 1
8
1.24
1.22.5
4(12 )(1 10 )
OUT
OUT
fRC
f KHzK F−
=
= =Ω ×
จาก 8
8(2.5 )1
20
OUTL
L
ff
VKHz
f KHzV
= ±
= ± = ±
จาก 3
2(2 )(3.6)(10 )( )L
C
ff
Cπ= ±
3
166.49
2 (3.6)(10 )(10 )C
KHzf Hz
Fπ μ= ± = ±
วงจรกาเนดความถอางอง (Frequency Reference Circuits)
วงจรกาเนดความถแบบ TTL วงจรกาเนดความถแบบ TTL ประกอบขนจากอปกรณ TTL และผลกครสตอล ทางานไดดในยานความถระหวาง 1...10 MHz ในรปขางลางเปนตวอยางวงจรกาเนดความถแบบ TTL ทนยมใชงานทวไป
ELECTRONIC CIRCUIT DESIGN 276
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
470 470
C
45 pF X'TAL 1-10 MHz
7400
Output
+5 V. +5 V.
680 680
X'TAL
25 pFC
150
Output
+5 V. +5 V. +5 V.
0.01 uF
220220
50 pF X'TAL
O/P
ตวเกบประจปรบคาได: C ในวงจรใชสาหรบปรบแตงความถของวงจรกาเนดความถได การลดคาของ C มผลทาใหความถเอาตพตเพมขน ในขณะเดยวกนการเพมคาของ C กจะสงผลใหความถเอาตพตลดลง วงจรกาเนดความถแบบ CMOS โดยใช Binary Divider MC 4060
27 pF
20 k
X'TAL
18 pF
1 M
10
11
VssReset
32115131464579
OSC IN
CLOCK
VDD
MC 4060
fo
fo/32
fo/128
fo/512
fo/4064
fo/16384
fo /16
fo/64
fo/256
fo/1024
fo/8192
16
+VDD
PHASE LOCKED LOOP 277
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
MC 4060 เปนไอซ CMOS ทรวมเอาวงจรกาเนดความถ และวงจรหารความถไวในตว สามารถใหความถตางๆไดถง 11 ความถ ทแรงดนไฟเลยง: DDV+ = 5 V จะมความถปฏบตงาน
สงสด 1.75 MHz และทแรงดนไฟเลยง: DDV+ = 10 V จะใชไดถงความถ 4 MHz
วงจรกาเนดสญญาณความถสงโดยใช Dual Voltage Controlled MVB MC 4024 MC 4024 มความถปฏบตงานสงสด 25 MHz ภายในมมลตไวเบรเตอร 2 ตวททางานเปนอสระจากกน เราสามารถเลอกใชมลตไวเบรเตอรตวใดตวหนง ตอกบผลกครสตอล เพอทาหนาทเปนวงจรกาเนดความถมาตรฐาน โดยท POT5KΩ เปนตวปรบคาความถ
Vcc1 Vcc
GND1 GND GND2
Vin1ExternalCAP. 1
OUT1
MC 4024
+5 V.
5 k
6.8 k
Output
3-25 MHz
1 14
3
4
6
978
การประยกตใชงาน PLL วงจร PLL สามารถนาไปใชงานไดอยางกวางขวางทงทางดานอเลกทรอนกสและระบบสอสาร ตอไปนเปนตวอยางในการนา PLLไปใชงาน
1. การดมอดเลตสญญาณ FM (FM demodulation)
ELECTRONIC CIRCUIT DESIGN 278
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Vm
t
t
Vc
VFM
t
PhaseDetector
LoopFilter
VCO
Phase-Locked Loop
Vo
Vo=Vm
สญญาณอนพตของวงจรนคอ สญญาณ FM ( FMV ) โดยท Free – Running Frequency ของ VCO จะตองถกออกแบบมาใหมคาเทากบความถของสญญาณพาห เมอสภาวะเฟสลอกเกด จะสงผลใหการเลอนความถของสญญาณ FM ไปเปลยนแปลงแรงดนควบคมทปอนใหกบ VCO เนองจากการเปลยนแปลงความถของสญญาณ FM จะแปรผนตรงกบขนาดของสญญาณขาวสาร ( MV ) ดงนน แรงดนควบคมของ VCO กตองมขนาดเทากบสญญาณขาวสาร เชนเดยวกน
2. การดมอดเลตสญญาณ AM แบบเขาจงหวะ (Synchronous AM Demodulation)
PhaseDetector
LoopFilter
VCO-90 Phase
Shifter
M LP
Vo = Vm+VDC
Phase-Locked LoopVc
VoVAM
VAM
t
จากแผนผงขางตน จะตองพบวาใชวงจรเลอนเฟส (ตวแปลงของ Hilbert) เนองจากเอาตพต
ของ VCO จะนาหนาอนพตของ PLL อย 90° ดงนนการใชวงจรเลอนเฟสจะทาใหเกดการอนเฟสของสญญาณอนพตและเอาตพตของ PLL
สญญาณ AM และเอาตพตของ VCO จะถกคณเขาดวยกน ดงนนเอาตพตจะเปนขนาดของสญญาณขาวสาร
PHASE LOCKED LOOP 279
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
3. การเลอนเฟสสญญาณ
PhaseDetector
LoopFilter
VCO
Phase-Locked Loopv1 = V1sin tω Vo = k*V1cos tω
ถงแมวาวงจรโครงขาย RC สามารถสรางเปนวงจรเลอนเฟสได แตจะเปนวงจรทมคามม
เลอนเฟสแปรตามความถ ดงนนจะมคามมตางเฟสทแนนอน ณ. ความถเดยวกนเทานน จงไมเปนทนยมในการใชงานบางอยาง เชน วงจรมอดเลเตอรแบบสมดลย (Balanced Modulator)
แผนผงดานบน แสดงถง วงจรเลอนเฟสโดยใช PLL ซงจะทาหนาทกาเนดแรงดนเอาตพต( OV ) ทนาหนาแรงดนเอาตพตอย 90° โดยทคาของมมตางเฟสจะคาคงทตลอดเวลาท PLL อยในสภาวะเฟสลอก
4. เครองสงเคราะหความถ
PhaseDetector
LoopFilter
VCO
Phase-Locked Loop
Mod.-NCounter
f = N* fOUT INf IN
วงจรนจะใหความถเอาตพต ( OUTf ) มคาเปน N เทาของความถอนพต ( INf ) หรอทเรยกวา
ความถอางอง สวน N นนคอ จานวนการนบในภาคนบความถทตอในโครงขายปอนกลบนนเอง ในการใชงาน ความถอางองทอนพตจะกาหนดจากแหลงจายสญญาณทมคาคอนขางคงท
เชน วงจรกาเนดสญญาณทใชผลกครสตอล เอาตพตของ VCO คอคาความถของ OUTf และจะถกปอนกลบไปยงภาคตรวจจบเฟส โดยผานตวนบความถดจตอล (Mod-N Digital Counter) ดงนนการทจะทาให PLL ยงคงลอกทความถอางองทอนพต ภาค VCO กจะตองกาเนดความถทมคาเปน N เทาของความถอนพต ดงนนวงจรนจงใหความถเอาตพต ( OUTf ) มคาเปน N เทาของความถอนพต
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
ลปของกราวนดและสญญาณรบกวน
Ground Loop and Noise
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 281
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ลปของกราวนดและสญญาณรบกวน
ในหลายๆปทผานมา วงจรอเลกทรอนกสไดพฒนาใหมประสทธภาพและความแมนยามากขน
สงเกตไดจาก อปกรณจาพวกตวตานทานและตวเกบประจทมคาผดพลาด 1% มใชกนโดยทวไป อปกรณทมความแมนยามากขนเชน อปกรณทแปลงสญญาณแอนะลอกเปนดจตอล ซงวงจรไดเพมขนาดจานวนบตมากยงขน ซงจานวนอนพตของวงจรขนาด 20 บตปจจบนหาไดงายมาก จากจดนจะเหนวาความตองการความแมนยาของอปกรณมมากขนจาเปนอยางยงทจะตองศกษาเกยวกบ แรงดนศนยหาย ลปของกราวนด และ สญญาณรบกวน ซงจะชวยปองกนวงจรใหมประสทธภาพมากขน. ในบทนจะถอวาแรงดนศนยหายมผลนอยมากตอวงจร ดงนนจะไปพจารณาเกยวกบผลของ ลปของกราวนดวามผลอยางไร และจะมการหลกเลยงไมใหเกดไดอยางไร สดทายทจะพจารณาคอ ผลของสญญาณรบกวนและจะมการลดสญญาณรบกวนใหมขนาดเลกลงทาไดอยางไร
ปญหาเกยวกบแรงดนไฟฟาตกครอม
ปญหาเกยวกบแรงดนไฟฟาตกครอม เราสามารถอธบายไดวา เกดจากปรากฏการณทกระแสไหลผานตวนาทใชตอกบอปกรณของวงจร คาความตานทานตอนวของตวนา สามารถหาไดตามสตร
/R inhAreaρ
= (1)
เมอ ρ คอคาความตานทานของตวนา ถาพจารณา แผนวงจรทมลายวงจรหนาแนนมากๆ เชนแผนวงจรทมลายวงจรหนา 0.001′′ มความกวาง 0.01′′ มคาความตานทานของทองแดง 0.6788μΩ เมอคานวณหาคาความตานตอนวจะได
0.6788/
0.01 0.001in
R inhin in
μΩ×=
×
/ 0.6788 / .R inh inμ= Ω ซงคาความตานทานตอนวนควรจะตองคานงถง เมอเรานาไปสรางเปนแผนวงจรพมพสาหรบ
อปกรณทมความแมนยาสง
2′′
0.01
0.001
wide
thick
′′
′′ 10KΩ
ภาพท 1 ความตานทานทในแผนวงจรพมพ
Op-amp16-bit ADC
GROUND LOOP AND NOISE 282
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ยกตวอยางเชน สมมต เราใชแผนวงจรพมพตามภาพท 1 แลวนาไปตอกบออปแอมป ทเปนตวแปลงสญญาณดจตอลเปนแอนะลอก ซงมจานวนบตเทากบ 16 บต สมมตวาความยาวของแผนวงจรพมพจากเอาตพตออปแอมปถงอนพตของวงจร ADC มความยาว 2 นว ซงแสดงดงภาพท 1 เมอคาความตานทานของวงจร ADC ระบวามคา 10KΩ
เราจะไดคาความตานทาน TR ทเกดจากความยาวแผนวงจรพมพ ดงน
2 67.88 /TR in m in= × Ω 0.13756TR = Ω
ถาหากวา ออปแอมปทาการแปลงคาจากวงจร ADC ไดคาสงสด คอ 5.1200V เราจะไดคา
แรงดนแตละขนของวงจร ADC เปนดงน
16
5.12002st
VV =
78.125stV Vμ=
เมอใชกฎของโอหมในการคานวณหาคาแรงดน Vd ทตกครอมลายวงจรพมพทยาว 2 นว จะได
5.1200 0.1357610000.13756d
VV
× Ω=
Ω
69.5dV Vμ=
เมอเปรยบเทยบกบคาแรงดนแตละขน จะพบวาคาใกลเคยงกนมากหรออาจกลาวไดวา ความยาวของลายวงจรพมพทมความยาว 2นว ทาใหบต 1 ดานตาสดผดพลาดได จากคาตอบทเราไดทาใหเราตองทาการเดนสายใหสนทสดระหวางตวออปแอมปและวงจร ADC หรอไมกทาการเพมความกวางของลายวงจรพมพ เพอจะไดลดคาความตานทานและกลดคาแรงดนตกครอมดวย
ปญหาทเกยวกบโปรแกรม CAD CAD (Computer Aided Design) เปนโปรแกรมคอมพวเตอรทใชในการออกแบบ
แผนวงจรพมพ ตวโปรแกรมจะมองวาจดสองจดทอยบนเสนลายวงจรพพเปนจดเดยวกนและมศกยเทากน ซงปญหาตรงนจะไมมผลตอวงจรทางตรรก (Logic) มาก เพราะวงจรมความตานทานตอสญญาณรบกวนสงแตจะสงผลตอวงจรแอนะลอกทตองการความแมนยาสงมากๆ เมอเราพจารณาภาพท 1 เมอเปลยนมาเปนภาพท 2 โดยจด A และจด B ควรจะเปนจดเดยวกน แตวาโปรแกรม CAD จะทาการเดนเสนลายวงจรพมพรอบๆ ตวอปกรณแทนซงจะเปนการเพมระยะทางระหวางตวออปแอมปกบตว ADC มากขน ซงจะยงเปนการเพมปญหาจากแรงดนตกครอมมากยงขน การเพม
ELECTRONIC CIRCUIT DESIGN 283
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คาความตานทานทเหมาะสมทางดานอนพตทเหมาะสมจะเปนการลดปญหานลงได แตวาจะทาใหวงจรความไวตอสญญาณรบกวนมากยงขน
Op-amp
16-bit ADC
A
B10kΩ
ภาพท 2 ปญหาของการออกแบบแผนวงจรพมพดวย CAD
ความจาเปนในการลดผลจากคาความตานในตวนา วธหนงในการลดผลจากคาความตานในตวนา (และผลกระทบจากความตานทานทางดาน
เอาตพต) นนคอการใช การแบงแรงดนจากตวตรวจบความนาในการตรวจจบแรงดนในตาแหนงทมการตอแรงดน.จากตวอยางทผานมาเราจะนา แรงดนทแบงจาก ADC ตอเขาทอนพตของ ADC และจะตองไมมกระแสไหลผานตวนา ซงจะทาใหแรงดนทศนยหายบนแผนวงจรพมพสามารถละเลยออกไปได ในภาพท 3 เปนรปแบบการตอตวตรวจจบความนา
-
+
16-bit ADC
2.5600 V
Sense lead
Drive lead
100KΩ
100KΩ
TR
ภาพท 3 การตอตวตรวจจบความนา
จากความรเรองออปแอมปทผานมา เรารวาคาความตานทาน 100KΩ ทางซายมอตออยกบ
แรงดน 2.5600V และคาความตานทานทางดานขวามอมแรงดน 5.1200V เมอคาความตานทาน
fR มคามากกวา ADC ถง 10 เทาของความตานทานอนพตคอ 10KΩ ดงนนจงมแรงดนตกครอมเปน 1.5 เทา มกระแสไหลผาน 1/20 ของกระแสทผานตวตานทานขาเขาของ ADC จากกระแสนทาใหมแรงดนตกครอมตอนวในตว Sense lead เปน 1/20 เทาของตว Drive lead เนองจาก
GROUND LOOP AND NOISE 284
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Sense lead ทาใหเกดแรงดนท ADC แรงดนคลาดเคลอนทเกดขนจะมคา 1/20 เทาของแรงดน LSB ดวยความยาวเดยวกบลายวงจรพมพ
ผลกระทบจากการตอกราวนด
ในการวเคราะหแรงดนทตกครอมระหวางตวนา เราจะละเลยผลทเกดจากกระแสทไหลผานกราวนด ในสวนนจาเปนตองนามาเพราะทผานมาจะถอวา กราวนดมคาความตานทานเปนศนยโอหมและมแรงดนตกครอมเปนศนยดวย
จากตวอยางทมา ความตานทานขาเขาของ ADC จะตออยกบกราวนดของออปแอมป จะเหนวาจะมกราวนดเกดขน สมมตวาอยหางกน 2 นว ดงนนแรงดน LSB หนงจะสญเสยไปกบกราวนด เพอหลกเลยงปญหาน เราควรใชกราวนดจดเดยว ดงแสดงในภาพท 4
เนองจากกระแสทไหลผาน R1 และ Rf มคาเดยวกน (ไมมกระแสไหลเขาออปแอมป) กระแสทไหลผานกราวนดของออปแอมปกจะมขนาดเลกเทากบกระแสทไหลผาน Sense leads ดงนนแรงดนทตกครอมลายวงจรพมพตอนวกจะมคาเทากน แตเมอพจารณา คาแรงดนตกครอม 1/20 เทากจะไปปรากฎท ADC ทมตวตานทาน10ΚΩ ตอระหวางกราวนดกบลายวงจรดวย
เมอพจารณาจดอนๆในภาพท 4 ถาหากเราใหลายวงจรทมความยาวเทากนระหวาง Sense และ ground lead ดงนนความตานทานคาเดยวกนจะถกเพมเขาไประหวางตวตาน 1R และ fR ซงหมายถงวา อตราขยายของออปแอมปกยงคงยงมคาเทาเดม แรงดนทออกจากวงจร ADC มคา 5.1200 หรอเราจะพดไดอกอยางวา แรงดนทตกครอมระหวางตว Sense และ ground lead จะหกลางกน ซงทาใหไมมคาผดพลาดทเกดจากลายวงจรพมพ
-
+
16-bit ADC
2.5600 V
Sense lead
Drive leadTR
fR
1R100KΩ
100KΩ
ภาพท 4 การลดแรงดนทตกคลอมในสายกราวนด
ELECTRONIC CIRCUIT DESIGN 285
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การใชระนาบกราวนด ระนาบกราวนดจะมพนทใหญมากและจะทามาจากแผนทองแดงทงแผนเพอเปนทางเดนกลบ
ของกระแส พนททใหญจะทาใหมคาความตานทตาซงจะทาใหแรงดนทตกคลอมตวมนมคานอยๆ คาความตานทานจาเพาะของทองแดงมคา / 0.6788 / .R inh inμ= Ω และคาความ
ตานทานทองแดงทมความหนา 0.001นว คอ
( )
(0.6788 )0.001
in LR
WμΩ−
=′′
(2)
เมอ L คอคาความยาวและ W คอคาความกวางของแผนทองแดง ถาเราทาใหคาความยาวและคาความกวางของแผนทองแดงมคาเทากน (เปนสเหลยมจตรส)
คาความตานจะมคา0.6788mΩ ไมวาแผนสเหลยมจตรสขนาดไหน ในการไดรบระนาบกราวนดทด โดยทวๆไปจะใชวธการทาใหแผนวงจรดานใดดานหนงเปน
แผนทองแดงทงหมด ถาแผงวงจรมขนาด 4 นว คณ 4 นวจะมคาความตานทานจากปลายดานหนงไปอกดาน 0.6788mΩ ถาแผงวงจรมขนาด 4 นว คณ 8 นวจะมคาความตานทาน 1.3756mΩ แผนวงจรจะมดานใดดานหนงเปนกราวนดแผนซงมคาความตานทานทตา
มสงหนงทตองพจารณาเกยวกบระนาบกราวนดคอ ถงแมวา มนจะมความตานทานตา แตจะเกดแรงดนตกครอมไดกตอเมอคากระแสมคาสงพอ เพอความเขาใจยงขน จากตวอยางขางลางในภาพวงจรท 5 เปนวงจรกาลงททาหนาทระบายความรอนโดยมขนาดกระแสในวงจร 15 แอมป จากวงจรภาพท 5 ผลจากการทใชระนาบกราวนดทมขนาด 3 คณ 5 นว จะมคาความตานทานทเกดขนดงสมการท 2
( )(0.6788 )
0.001in L
RW
μΩ−=
′′
( )(0.6788 )
0.001 3in L
RμΩ−
=′′ ′′
0.22627 / .R m in= Ω
คากระแสขนาด 15 A ทไหลผานคาความตานทานจะทาใหเกดแรงดนตกครอมตอนว คอ
/ 0.22627 / 15
/ 3.394
d
d
V in m in A
V in mV
= Ω ×
=
GROUND LOOP AND NOISE 286
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คาแรงดนทเกดขนไดนเกดขนได เนองจากเมความแตกตางจของแรงดนทจดกราวนดของวงจรแอนะลอก ซงทาใหเกดปญหาดานความแมนยาของวงจร
แผนระบายความรอน
15 A output stage
วงจรอะนาลอกความแมนสง
แรงดนท ตกคลอม
กราวดแผน
3.394mV/inch
3′′
5
ขวตอสญญาณและแหลงจาย
15 A output stage
สลทท ตอกนกราวดแผนวงจรอะนาลอกความแมนสง
แรงดนท ตกคลอม
กราวดแผน
3.394mV/inch
แผนระบายความรอน
ขวตอสญญาณและแหลงจาย
a)การตอกราวนดแผนทไมถกตอง b)การตอกราวนดแผนทถกตอง
ภาพท 5 วธการแกไขปญหากราวนดแผน
วธการแกไขปญหาดงแสดงในภาพท 5b คอการแยกกราวนดทางไฟฟาของวงจรกาลงออกจาก
วงจรทมคาแมนยามากๆ โดยการตดแผนทองแดงออก ซงเปนการแยกระนาบกราวนดในแตละวงจร (ความกวาง 3 นวสาหรบวงจรกาลง และ 1 นวสาหรบวงจรทมความแมนยา) และคากระแสทมคาสงๆไมสามารถไหลผานกราวนดของวงจรทมความแมนยาได
ความแตกตางของกราวนดระหวางแผนวงจรพมพ
เมอสญญาณเดนทางจากแผนวงจรหนงไปยงอกแผนวงจรหนง จะทาใหเกดคาผดพลาดได เพราะวากราวนดของสองวงจรเกดความตางศกยกน วธการแกปญหาหนงคอ การใชวงจรขยายผลตางเพอขบสญญาณจากแผนวงจรแรกไปยงอกแผนวงจร ดงภาพท 6
ELECTRONIC CIRCUIT DESIGN 287
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การทไมมวงจรขยายผลตาง ความตางศกยทเปนสญญาณรบกวนระหวางกราวนดทงสอง( )nV จะถกเพมเขาไปกบสญญาณ ( )sV และจะไปปรากฎทแผนวจรทสองดวย การทมวงจรขยายผลตาง สญญาณรบกวนจะถกรวมเขาไปยงอนพตของวงจรขยายผลตางทงสอง ดงนนสญญาณรบกวนจะถกกาจดออกไปไดดวยวงจรขยายผลตาง 2( )A
-
+
10KΩ
10KΩ-
+
10KΩ
10KΩ
2A1A
1vA =
sVผลตางคาแรงดน
ท เอาตพต
/ 2s nV V+ +
/ 2s nV V− +
แผนวงจรท1
sV
กราวดท อางอง
ผลตางของแรงดน ( )nV
แผนวงจรท2
ภาพท 6 การเกดความตางศกยของแรงดนทกราวนด
การวดสญญาณแรงดนตกครอมทมขนาดเลก วงจรทจะกลาวถงจะเปนวงจรของ Analog Devices ในการวดสญญาณแรงดนตกครอมทมขนาดเลกในกราวนดหรอตวนาสญญาณ ดงทแสดงในภาพท 7
-
+
1
16
13
1211
32
6
9
10
+9V
8
-
9V
7
Sense
Reference
ชลด ตอไปยง
ออสซลโลสโคป
กราวนดของแบตเตอร
และสโคป
ตงคาอตราการขยาย
แรงดน 1000เทา
โพรบ
โพรบ
AD624
ภาพท 7 การวดสญญาณแรงดนตกครอมทมขนาดเลก
GROUND LOOP AND NOISE 288
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ADC624 ซงเปนวงจรขยายสญญาณเครองมอวด (Instrumentation Amplifier) ทมคาสญญาณรบกวนตา(0.2 10 )p pV to zμ − Η มคาอตราการกาจดโหมดรวม (130db) และมคาอตราการขยายทสามารถโปรแกรมไดถง 1000 เทา ซงสามารถทจะวดขนาดแรงดนไดเปนไมโครโวลตในยานความถสงถง 25K zΗ ได
เราสามารถทาการวดหาแรงดนทตกครอมทมขนาดเลกได โดยการตอโพรบไปยงจดทตองการวดหรอระหวางกราวนดเนองจาก ADC624 มคาความตานขาเขาทสงมาก ดงนนคาความตานทานทโพรบจงถอวานอยมากเมอเทยบกบมนเอง สายตวนาทพนรอบโดยมฉนวนกนกลางจะทาการเหนยวนาสญญาณรบกวนทมความถสงๆเขามา โดยวงจรนตองการไฟเลยงเพยงแค 9 โวลต ขอทสาคญควรตอกราวนดรวมของแบตเตอรไปยงกราวนดอางองดวย ความตานทานรวไหลของแผนวงจรพมพ
แหลงจายอกแหลงหนงทไมตองการ เปนผลมาจากกระแสรวไหลทปกคลมพนผวของแผนวงจรพมพ ถงแมวากระแสรวไหลเหลานจะอยในยานพโคแอมป แตกสามารถทาใหเกดแรงดนขนหากไหลผานความตานทานทอยในยานเมกกะหรอจกะโอหมเชนในบางวงจร
เนองจากกระแสตองการความตางศกยของแรงดน เราจงสามารถใชแหวนปองกน (Guard ring) รอบๆขวตอบนแผนวงจรพมพเพอกาจดความตางศกยของแรงดนนน เราสามารถทาไดโดยการทาใหแรงดนของวงแหวนปองกนมศกยเทากบขวตอทเราตองการปองกน และกระแสทไมตองการจะมคาลดลง ซงการใชงานแหวนปองกนแสดงดงภาพท 8
กระแสท รวไหล
เกดแรงดน
ท ตางกน
ตอไปยงขวอ นท มแรงดนเทากน
ไมมกระแสไหลจากตวปองกนมา
ยงขวตอ
คาความตานมคามาก
ตวปองกน
ไมเกดแรงดน
ท ตางกน
ภาพท 8 การใชวงแหวนปองกนในการลดคากระแสเหนยวนา
ในกรณทกระแสรวไหลมากๆเราจะใชฉนวนทเปนเทปลอนในการปองกนแรงดนทจะเกดขน ซงจะทาใหวงจรมคณภาพดกวาวงจรทวๆไป
ELECTRONIC CIRCUIT DESIGN 289
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คาความเหนยวนาทเกดจากตวนา ในกรณทสญญาณมความถสงๆ (รวมทงวงจรทมคาเวลาขนเรวมากๆ) เราจาเปนตอง
พจารณาคาคาความเหนยวนาของตวนา ซงคาความเหนยวนาของสายตวนา สามารถหาคาโดยประมาณ จากสตร
( ) ( )35.08 10 ln 4 / 0.75L y d yμ − ⎡ ⎤Η = × −⎣ ⎦ (3)
เมอ y คอความยาวของสาย และ d คอขนาดของสายทงสองมหนวยเปนนว
คาความเหนยวนาทเกดขนจากแผนวงจรพมพ สามารถหาคาโดยประมาณจากสตร
( ) 3 25.08 10 ln 0.5 0.2235
y w hL y
w h yμ −
⎡ ⎤⎛ ⎞⎛ ⎞ + ⎟⎜⎟⎢ ⎥⎜Η = × + + ⎟⎟ ⎜⎜ ⎟⎟⎜⎢ ⎥⎟⎜⎜⎝ ⎠+ ⎝ ⎠⎣ ⎦ (4)
เมอ y คอความยาวของลายวงจรและw คอขนาดความกวางและhคอขนาดความหนาทงหมดมหนวยเปนนว ตวอยาง 1 หาคาความเหนยวนาในหนงนวของสายเกจ 22 (22 Gauge wire) ทมความขนาด 0.0253 นว ทความถ 60MHz
วธทา คาความเหนยวนาของสาย สามารถหาคาโดยประมาณจากสมการ (3)
( ) ( )35.08 10 ln 4 / 0.75L y d yμ − ⎡ ⎤Η = × −⎣ ⎦ ( ) ( )35.08 10 ln 41/0.0253 0.75 1L μ − ⎡ ⎤Η = × −⎣ ⎦
( ) 0.0219L μ μΗ = Η
คาความตานทานของตวเหนยวนาทความถ 60MHz
2LX fLπ= 2 60 0.0219LX MHzπ μ= × × Η
8.26LX = Ω
ตวอยาง 2 หาคาความเหนยวนาหนวยเปนนวของลายวงจรพมพ ความขนาดความหนา 0.001 นวกวาง 0.01 นวทความถ 60MHz วธทา คาความเหนยวนาของสาย สามารถหาคาโดยประมาณจากสมการ (4)
( ) 3 25.08 10 ln 0.5 0.2235
y w hL y
w h yμ −
⎡ ⎤⎛ ⎞⎛ ⎞ + ⎟⎜⎟⎢ ⎥⎜Η = × + + ⎟⎟ ⎜⎜ ⎟⎟⎜⎢ ⎥⎟⎜⎜⎝ ⎠+ ⎝ ⎠⎣ ⎦
GROUND LOOP AND NOISE 290
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( ) 3 2 1 0.01 0.0015.08 10 ln 0.5 0.2235 1
0.01 0.001 1L μ − ⎡ ⎤⎛ ⎞× ⎛ + ⎞⎟ ⎟⎜ ⎜⎢ ⎥Η = × + +⎟ ⎟⎜ ⎜ ⎟⎜⎟⎜ ⎝ ⎠⎢ ⎥⎝ ⎠+⎣ ⎦
( ) 0.029L μ μΗ = Η
คาความตานทานของตวเหนยวนาทความถ 60MHz
2LX fLπ=
2 60 0.029LX MHzπ μ= × × Η
10.9LX = Ω
ผลลพธจากตวอยาง ชใหเหนวา คาความเหนยวนาของขดลวดเบอร #22 ความยาวหนงนว
หรอลายวงจรทมขนาด 0.01นว เมอนาไปใชงานทความถ 60MHz จะมคา 10.9 โอหม ซงคาเหลานจะเปนตวบอกเมอนาไปใชในความถอน เชน ทความถ 60MHz จะมคา 1 โอหม เปนตน
เราควรตระหนกดวยวา ความเหนยวนาของสายไฟสามารถสรางคาอนดกตฟรแอกแตนซทสงผลกบการทางานของวงจร การคานวณคารแอกแตนซนจะทาใหทราบวามปญหากบการใชงานทตองการหรอไม
คาความเหนยวนาในตวนายงสามารถสงผลตอการทางานของตวเกบประจบายพาส ยกตวอยางเชน การรวมตวกนของคาความเหนยวนาของความยาวและความเหนยวนาภายใน เปนเหตใหตวเกบประจชนดเซรามคคา 0.01 ไมโครฟารดเกดการเรโซแนนซทความถ 13MHz กหมายความวาความถทมากกวา 13MHz ตวเกบประจจะทาตวเปนตวเหนยวนาและไมทาหนาทเปนวงจรบายพาสสญญาณไดอก
ตวอยาง 3 คาความเหนยวนาในสายในอดมคต (ไมมคาความเหนยวนาภายใน) มคา0.0219μΗ ใหหาคาความถเรโซแนนซในวงจรทอนกรมอยกบตวเกบประจบายพาส 0.1 Fμ วธทา
1 12
fLCπ
=
1 12 0.0219 0.1
fFπ μ μ
=Η×
3.4f MHz= หากสญญาณมคาความถมากกวาน ตวเกบประจจะไมทาหนาทวงจรบายพาสสญญาณ สาเหตททาใหเกดสญญาณรบกวนในวงจร
ในสวนทกลาวตอไป จะกลาวถงวธการลดสญญาณรบกวนทเกดขนในวงจร ซงโดยพนฐานแลวสามารถทาไดโดย
ELECTRONIC CIRCUIT DESIGN 291
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
• การเชอมตอเชงความนา
• การเชอมตอเชงความจ
• การเชอมตอเชงความเหนยวนา
• การเชอมตอเชงแพรกระจาย ในงานทางดานอเลกทรอนกส เรานยามไววา สญญาณรบกวนเปนสญญาณทไมตองการใน
วงจรอเลกทรอนกส หรอเปนสญญาณความถสงทเกดขนจากอปกรณทเปนตวตดตอเชอมตอกบวงจรแอนะลอก
การเชอมตอดวยคาความนา
ปกตกระแสจะไหลจากแรงดนทมคามากไปยงแรงดนทตากวา แตวาบางครงกระแสทไหลผานตวนาจะเปนเหตใหเกดสญญาณแทรกสอด (Interference) ขนได สญญาณแทรกสอดนเกดขนเพราะกระแสทไหลผานความตานทาน (และ/หรอคารแอกแตนซ) ของตวนาซงเปนจดรวมของวงจรสองวงจร
ภาพท 9 แสดงปญหาของกราวนดทใชรวมกนระหวางวงจรดจตอลและวงจรแอนะลอกหนง คาอมพแดนซรวมในกราวนดของวงจรประกอบไปดวยคาความตานทานจากสายและคาความเหนยวนาของมน ซงคาความเหนยวนานเองททาใหเกดสญญาณทถกทาอนพนธ (Differentiated waveform) ทจดตอของอมพแดนซรวม
แรงดนสญญาณรบกวน nV ทตกครอมทอมพแดนซรวมดวยกระแสทเกดในวงจรดจตอล จะกลายเปนแรงดนอนพตของวงจรขยายไมกลบขวของออปแอมป 1A ซงจะทาใหสญญาณเอาตพตประกอบไปดวยสญญาณทตองการและสญญาณรบกวน
-
+
fR
1RsV
Znoisei
Common
impedancen noiseV i Z= ×
( )1 1/ / 1o s f n fV V R R V R R= + +
oV1A
Logic gate
+5
+12
ภาพท 9 การแยกกราวนดระหวางวงจรดจตอลและวงจรแอนะลอก การแกปญหานทาไดโดยการใชกราวนดทแยกทางเดนกน เพอปองกนกระแสใดๆในวงจรดจตอลทจะไหลผานวงจรแอนะลอก ภาพท 10 เปนวธการทเหมาะสมในการแยกกราวนดระหวางแผงวงจรดจตอลและแอนะลอก
GROUND LOOP AND NOISE 292
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
แผนวงจรดจตอล
DGND DGND AGND AGND DGND DGND AGND
แผนวงจรADCแผนวงจร
อะนาลอกแหลงจายวงจร
ดจตอล
แหลงจายวงจร
อะนาลอก
+5V +12V -12V
0i =
aidi
กราวดของวงจรอะนาลอก
และดจตอลควรตอ
ท จดเดยวเทานน
ภาพท 10 เทคนคการตอกราวนดทถกตอง
ขอพงระลกในภาพท 10 คอ กราวนดของวงจรแอนะลอกและดจตอลมการตอรวมกนทจดเดยวเทานน ซงจะไมมกระแสไหลผานจดตอน เพราะแหลงจายกาลงถกแยกและไมมลปของกราวนด ดงนนจงไมมกระแสในวงจรดจตอลไหลผานวงจรแอนะลอก และในทางกลบกนกไมมกระแสในวงจรแอนะลอกไหลผานวงจรดจตอล กราวนดของแอนะลอกจะถกตอรวมกนทจดๆหนง และกระแสทจดนจะไหลยอนกลบไปทแหลงจายกาลงของแผงวงจรแอนะลอก ตวเชอมตอจากแผงวงจรแอนะลอกกบวงจร ADC ควรจะสนทสดเทาทเปนไปได ทงนเพอลดแรงดนตกครอมในกราวนดนนเอง
เนองจากวงจร ADC จะมความไวตอมากตอแรงดนทตกครอมกราวนด การตอจดกราวนดของแผงวงจรแอนะลอกทงหมด และจดตอกราวนดของแผงวงจรแอนะลอกกบแผงวงจรดจตอลจงตองกระทาทแผงวงจรน
สญญาณรบกวนทเกดจากการเชอมตอเชงความจ การเชอมตอสญญาณรบกวนเชงความจเปนผลการเชอมตอสนามไฟฟาของสญญาณทไมตองการจากวงจรหนงไปสอกวงจรหนง การเชอมตอเชงความจทงหมดสามารถแสดงไดดวยแหลงจายแรงดนสญญาณรบกวน ตวเกบประจเชอมตอ และอมพแดนซของวงจร ดงแสดงในภาพท 11 ปรมาณของสญญาณรบกวนทถกเชอมตอ (ประกอบดวย R และ C) เปนฟงกชนของขนาดความจเชอมตอ nC ยงถาคาความจระหวางแหลงจายสญญาณรบกวนกบวงจรมคามาก กหมายความวาสญญาณรบกวนกจะสงผานไดด ตามสมการ
/nC A dμ=
ELECTRONIC CIRCUIT DESIGN 293
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
คาของ nC จะเพมมากขน ถาพนทของระยะหางของแหลงจายสญญาณรบกวนและวงจรลดนอยลง คาของ nC มคานอยทสด เมอคา μ ระหวางแหลงจายสญญาณรบกวนและวงจรนนเปนอากาศ แตมนจะมคามากขนหากพนทเชอมตอ A เพมขน
ตวอยาง 4 ตวเกบประจ nC ระหวางตวนาบนขาอปกรณมคา 0.5pF ถามแรงดน 2V ความถ 100MHz ตกครอมทตวนาทหนงและตวนาทสองมคาความตานทาน 100KΩ กบกราวนด จงหาคาขนาดสญญาณทถกเชอมตอจากสายตวนาทหนงไปยงสายตวนาทสอง
rV
nC
RC
( )
( )
/
/
nc n n
C
nc n n n
V V Z Z XR XV V C C C
= +
= +
if
ภาพท 11 วงจรเทยบเทาการเชอมตอเชงความจ
วธทา ขนตอนแรก เราตองหาคาของคารแอกแตนซของตวเกบประจทความถ 100MHz
12c
n
XfCπ
=
12 100 0.5cX
MHz pFπ=
× ×
3.18cX K= Ω
แรงดนทตกครอม cV ทมความตานทาน 100KΩ จะมคา
( ) ( )2 2
2c
c
V RV
R X
×=
+
( ) ( )2 2
2 10
100 3.18c
V KV
× Ω=
ΚΩ + ΚΩ
1.91cV V=
ซงคานไมควรนอยกวาแรงดนทสายตวนาทหนงมากนก
GROUND LOOP AND NOISE 294
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วธการทจะลดการเชอมตอแรงดนสญญาณรบกวนนนไดรวมถงการกรอง (Filtering) และการชลดสญญาณรบกวน การใชตวชลดเชงความจแบบโลหะ (Metallic capacitive shield) แสดงดงภาพท 12
rV
1nC
RC 0ncV V=
2nC
Shield
ni
ภาพท 12 การเชอมตอเชงความจ
หนาทของตวชลดคอ เพอแบงตวเกบประจทเชอมตอสญญาณรบกวน (Noise coupling
capacitor) ออกมาเปน 2 ตว ตวแรก 1nC จะมแรงดนสญญาณรบกวนตกครอมทเพลตของมนอยางเตมท และกระแสสญญาณรบกวนจะถกเบยงเบนอยางไมมากไปทางดานจดรวมของสญญาณรบกวน ตวเกบประจอกตวหนงคอ 2nC ซงจะไมมแรงดนสญญาณรบกวน ดงนนจงไมมกระแสของสญญาณรบกวนไหลผานไปเขาไปในสญญาณของวงจร
เพอใหแนใจวากระแสของสญญาณรบกวนไหลไปยงจดทเราตองการ ชลดเชงความจตองตอกบจดรวมของสญญาณรบกวนเสมอ และควรจะมเพยงตาแหนงเดยวเทานน
ยกตวอยางของการเชอมตอเชงความจคอ Cross-talk หากสายสญญาณคอสายคทบดตว (Twisted pair) ดงนนคาความจทเชอมตอจากแหลงกาเนดสญญาณรบกวนแตละเสนจะมคาเดยวกน ถาสายคบดตวมการปอนเขาไปทวงจรขยายผลตาง ดงนนสญญาณรบกวนจงเปนโหมดรวมและถกกาจดออกโดยวงจรขยาย การปรบปรงใหดขนสามารถทาไดโดยการใชตวชลดรอบๆสายคบดตว ดงแสดงในภาพท 13 และตวชลดรอบๆสายคบดตวกควรตอทจดเดยวกนเปนจดรวมของสญญาณรบกวน
-
+
1A
Shield
ตอไปยงแหลงสญญาณรบกวนท ใชจดรวมเดยวกน
สายตวนาสญญาณรบกวน
การคปปลงดวย
คาความจวงจรขยาย
ภาพท 13 การชลดของสายค
ELECTRONIC CIRCUIT DESIGN 295
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การเชอมตอเชงความจโดยหมอแปลง หมอแปลงสามารถเชอมตอเชงความจจากขดปฐมภมไปยงขดทตยภมได ทเปนเชนนเพราะ
ความจทแพรกระจายซงเปนผลมาจากขดลวดดานปฐมภมและทตยภมมความใกลกนมาก ดงนนแรงดนสญญาณรบกวนทถกเชอมตอกบขดปฐมภมสามารถปรากฎทขดทตยภมได
ทางหนงทสามารถปองกนการเชอมตอเชงความจโดยหมอแปลง คอการใชหมอแปลงทมแผนทองแดงแยกระหวางขดลวดดานปฐมภมและทตยภม (Faraday shield) แผนทองแดงนจะยอมใหฟลกซแมเหลกผานจากขดลวดดานปฐมภมไปยงทตยภม ดงนนหมอแปลงยงคงทางานได แตตวชลดจะเปนตวปองกนแรงดนสญญาณรบกวนไปปรากฎอยทขดทตยภม ดงภาพท 18-14
sV
nV
ขดปฐมภม
ขดทตย
ภมnC
ni
2ni
1ni
LR
คาความจท ทาให
เกดการแพร
sV
nVni
LRขดปฐมภม
ขดทตย
ภม
a)เมอไมมการชลด b)เมอมการชลด
ภาพท 14 การเชอมตอเชงความจโดยหมอแปลง ในภาพท 14a กระแสของสญญาณรบกวน (in) จะไหลผานระหวางคาเกบประจระหวางขด
ปฐมภมและขดทตยภม และอกสวนของกระแสนจะไหลไปยงตวตานทานภาระซงทาใหเกดสญญาณรบกวนทเอาตพตขน ในขณะเดยวกนทภาพ 14b กระแสของสญญาณรบกวน (in) จะไหลผานขดปฐมภมไปยงชลดเชงความจและไหลกลบไปยงแหลงกาเนดสญญาณรบกวนโดยไมไหลผานไปยงภาระ
การเชอมตอสญญาณรบกวนเชงความเหนยวนา เมอใดกตามทเรามการเปลยนแปลงกระแสในวงจร จะเกดการเปลยนแปลงในสนามไฟฟาทสามารถเหนยวนาใหเกดสญญาณรบกวนในวงจรขางเคยงได ในสวนน เราจะพจารณาวธการลดผลกระทบน แตอนดบแรกใหเราพจารณาพนฐานของการเชอมตอเชงเหนยวนาเสยกอน ในภาพท 15 แสดงผลกระทบของการเชอมตอเชงเหนยวนา
GROUND LOOP AND NOISE 296
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
nV
niM
ลปท เกดขน
A= พนท ของลป
สญญาณในลป
คาความหนา
แนนฟลกแม
เหลก
"B"
2 2ni inV fM fABπ π= =
ภาพท 15 การเชอมตอสญญาณรบกวนเชงความเหนยวนา
จากภาพท 15 จะเหนวากระแสทไหลในลปจะสรางฟลกซแมเหลกไฟฟาทเชอมตอเขาไปในวงจร ระดบฟลกซนสมพนธโดยตรงกบขนาดของกระแสของสญญาณรบกวน บางสวนของฟลกซสทธจทถกเชอมตอเขาไปในสญญาณของวงจรจะถกกาหนดดวยคาสมประสทธการเชอมตอระหวางกน (Mutual coupling coefficient, M) เมอคา M เปน 1 ฟลกซทงหมดจะตดผานสญญาณในลป เมอคา M ตาลง ฟลกซกจะถกเชอมตอนอยลง ปรมาณฟลกซในหนงหนวยพนท (ความเขมฟลกซ) จะเรยกวา B
ปรมาณของแรงดนสญญาณรบกวนทถกเหนยวนาในลปสญญาณจะสมพนธกบฟลกซทถกเชอมตอ และมนยงขนอยกบวาฟลกซมการเปลยนแปลงเรวแคไหน ดงนนแหลงจายสญญาณรบกวนมความถยงสง กจะทาใหแรงดนสญญาณรบกวนทถกเหนยวนามคาสงขน
จากความสมพนธดงกลาวสามารถเขยนเปนสมการของแรงดน Vni ไดดงน
2 2ni nV fMi fABπ π= = (5)
เมอพจารณาสมการทงสอง เราสามารถทจะทาการลดแรงดนสญญาณรบกวนไดโดยการ 1. ทาการลดความถของแหลงสญญาณรบกวน 2. ทาการลดคาคาสมประสทธการเชอมตอระหวางกนลง 3. ทาการลดคากระแสของสญญาณรบกวน in (ทเปนตวกาหนดฟลกซ) 4. ทาการลดพนท A ของลปสญญาณ
ความถของสญญาณรบกวนสามารถลดลงได ถาหากวาคาขอบเวลาขาขนของสญญาณมความเรวมากกวาคาความเรวของวงจรทตองการ ตวอยางเชน การเพมคาความจทเอาตพตของตวขบ RS232 เพอเพมคาขอบเวลาขาขน ดงนนจงเปนการลดคาความถของสญญาณรบกวนลง การลดคาคาสมประสทธการเชอมตอระหวางกนลง มความตองการการแยกวงจรทดข นไปจากเดม หรออาจทาไดโดยการทาใหลปวงจรหนงตงฉากกบอกวงจรหนง
การลดพนทของลปเปนวธการงายๆทไดผลดงแสดงในภาพท 16 ภาพแรกแสดงใหเหนวามพนทของลปมมากจนเกนไป และทาใหมพนทนอยโดยการใชสายค การทาใหพนทของลปมคานอย
ELECTRONIC CIRCUIT DESIGN 297
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จะทาใหลดการเกดหรอกาจดฟลกแมเหลกไฟฟา เพราะความเทากนของกระแสในแตละสายของสายคซงมทศทางตรงกน การบดสายคจะเปนการลดแรงดนเหนยวนาในสาย เนองจากการเทากนของสายคตอฟตสามารถลดแรงดนทเกดขน 5:1 สายสามสายบดตวตอนว 15:1 และสาย 12 เสนบดตวตอฟตลด140:1
2sV
1LR
Twist pair
1sV
2LR 2sV
1LR1sV
2LR
a)พนทลปมากเกนไป b)การลดพนทลป ภาพท 16 การลดการเชอมตอสญญาณรบกวน
ปญหาจากสายแพร
สายเคเบลทเปนสายแพร ประกอบดวยตวสายสญญาณทวางขนานกน ซงกอใหเกดลปดวยตวนายอนกลบ ดงแสดงในภาพท 17
สายสญญาณเสนท 1
สายสญญาณเสนท2
สายสญญาณเสนท 3
สายสญญาณเสนท4
สายสญญาณยอนกลบ
สายสญญาณเสนท1
สายสญญาณเสนท 2
สายสญญาณยอน 2
สายสญญาณยอน 1
a)พนทลปมากเกนไป b)พนทลปมขนาดเลก
ภาพท 17 ลปกระแสในสายเคเบลทเปนคารบอน
GROUND LOOP AND NOISE 298
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ขอสงเกตของภาพท 17a จะเหนสายสญญาณเสนท 1 และสายทยอนกลบสญญาณมลปขนาดใหญมากทสดในวงจร โดยมลปอนอยภายใน การปรบปรงไดถกแสดงไวในภาพท 17b ซงแตละเสนสญญาณ จะมสายในการยอนกลบเปนของตวเอง จงจะทาใหลปมขนาดเลกทสด ยงผลใหลดการเชอมตอลง การใชสายคบดตว (มสายสญญาณและสายยอนกลบ) หรอสายโคแอกเชยลจะดกวาการใชสายแพร เนองจากวธการทงสองนนจะสามารถจากดสนามแมเหลกไดด กราวนดบนแผนวงจรพมพ
ถาหากวาดานใดดานหนงของแผนวงจรใชเปนระนาบกราวนด กระแสทไหลผานแผนทองแดงจะไหลไปดานททาใหมพนทของลปกระแสนอยทสด ดงภาพท 18 เสนปะแสดงถงทางเดนกระแสหลกทอยในระนาบกราวนด
i
i
i
ทศทางการไหลของกระแสใน
แผนกราวนด
ตอไปยงกราวดแผน
i
แผนวงจร2ชนโดยแผนกราวนดอยชนลาง
ภาพท 18 กระแสทไหลในระนาบกราวนด
กระแสจะไหลทางดนนอก
แผนวงจร2ชนโดยกราวดแผนอยดานลาง
คทเอาตดานบนของแผน
ทองแดง
ภาพท 19 ปญหาของระนาบกราวนดเมอมการตด
ELECTRONIC CIRCUIT DESIGN 299
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ถามการตดแผนทองแดงออกในพนทระนาบกราวนดแลว เพอทาการยดอปกรณ มนสามารถเกดการแทรกสอดกบทางเดนกระแสในระนาบกราวนด ภาพท 19 แสดงถงปญหาน สงทตดออกในแผนทองแดงจะเพมพนทของลปกระแสและสามารถเกดการเชอมตอสญญาณรบกวนได
เมอมการสรางลายวงจรพมพ การวางอปกรณและการจดวางจดตอตางๆควรมการพจารณาเรองลปของกราวนดดวย ภาพท 20a เปนตวอยางการวางอปกรณทไมดและปลอยพนทวางระหวางขวตอสญญาณและขวตอยอนกลบสญญาณมากเกนไป ซงจะทาใหเกดพนทของลปมาก สวนในภาพท 20b เปนการปรบปรงลายวงจรพมพ โดยการวางอปกรณและขวตอ ใหเกดพนลปกระแสทนอยทสด
1U
2U
3U
สญญาณ
ยอนกลบ 1U 2U 3U
ขวตอแผนวงจร
สญญาณ
ยอนกลบขวตอแผนวงจร
a) การใชพนทมากเกนไป b) การใชพนททเหมะสม ภาพท 20 ลายวงจรบนบอรด
ตารางท 1 คาความสามารถในการซมซาบของแมเหลก
วสด คาเพอรมทตวตสมพนธของอากาศ อะลมเนยม (Aluminum) 1 เบอรลเลยม (Beryllium) 1 ทองแดง (Copper) 50 นกเกล (Nickel) 60
เหลกหลอ (Cast iron) 100 เหลกผง (Powdered iron) 300 โลหะ (Machine steel) 1,000
เฟอรไรท (Ferrite (typical)) 2,500 เพอรมอลลอย45 (Permally 45) 3,000 เหลกซลกอน (Silicon iron) 4,000 เหลกบรสทธ (Iron (pure)) 20,000
เซนดสท (Sendust) 30,000 ซปเปอรมอลลอย (Supermalloy) 100,000
GROUND LOOP AND NOISE 300
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การชลดทางแมเหลก วธการหนงในการลดการเชอมตอทางแมเหลกทาไดโดยผานการชลด การชลดความจทไดกลาวไปกอนหนาน ใชการตดสนามไฟฟาและจดลปกระแสสญญาณรบกวนทไหลกลบไปยงแหลงจายใหม การชลดทางแมเหลกสามารถใชเพอปรบทศทางฟลกซไฟฟาใหม โดยการสรางเสนทางใหมทมความสามารถในการซมซาบ (Permeability) หรอความนาแมเหลกดกวา ความสามารถในการซมซาบเปนตววดวาฟลกซแมเหลกสามารถเกดขนในวสดไดงายเพยงใด ในวสดทไมมสวนประกอบของแมเหลก เชนทองแดง อลมเนยม ไม หรอ แกว ความสามารถในการซมซาบจะเปนคาเดยวกนกบความสามารถในการซมซาบของอากาศ สาหรบวสดทมสวนประกอบแมเหลก ความสามารถในการซมซาบจะมคาเปนรอยถงพนเทาของอากาศ หรออกนยหนง วสดเหลานจะนาฟลกซแมเหลกไดดกวาอากาศ การเปรยบเทยบความสามารถในการซมซาบเมอเทยบกบอากาศ แสดงในตารางท 1 ตามปกต ฟลกซแมเหลกจะเดนทางในเสนทางทมความสามารถในการซมซาบสงทสด เหมอนกบกระแสไฟฟาทไหลผานความตานทานทตาทสด ลกษณะสมบตนสามารถใชสรางตวชลดทางแมเหลกได ภาพท 21 แสดงรปแบบของฟลกซแมเหลกของวงจรทมการชลดโดยใชอลมเนยมทมความสามารถในการซมซาบตา และการชลดโดยใชเหลก ตวถงอลมเนยมเปนตวชลดทเชอมตอทางความจทด แตเสนฟลกซแมเหลกจะผานตวถงไปทางขวา และเหนยวนาใหเกดแรงดนสญญาณรบกวนขนในวงจรอเลกทรอนกส ในกรณตวถงเปนเหลกเสนฟลกซเกอบทงหมดจะผานทางทมความสามารถในการซมซาบสงรอบวงจรอเลกทรอนกส ทาใหสญญาณรบกวนมคานอยลงมาก การชลดในสายไฟหรอสายโคแอเชยลจะใชตวชลดทเปนอลมเนยมหรอทองแดง ซงเราจะเหนจากตารางท 1 วาสายเหลานไมไดมการชลดทางแมเหลกเลย ตวชลดทางแมเหลกทมประสทธภาพสามารถทาไดโดยการใชวสดทมความสามารถในการซมซาบด แตอยางไรกตามวสดเหลานกยงมราคาสง และทาใหมรปรางทตองการยาก
วงจร
อเลกทรอนกสฟลกแมเหลก
วงจร
อเลกทรอนกส
ฟลกแมเหลก
อลมเนยม เหลก a)ฟลกซแมเหลกเมอไมมการชลด b)ฟลกซแมเหลกเมอมการชลด
ภาพท 21 ผลของการเลอกใชการชลดแมเหลก
ELECTRONIC CIRCUIT DESIGN 301
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การเชอมตอเชงแพรกระจาย การเชอมตอเชงแพรกระจาย หมายถง การสงหรอการรบของการแผรงสของสนามแมเหลก
ไฟฟา ซงปรากฎการณนจะเกดขน เมอขนาดของตวนามคาใกลเคยงกบขนาดความยาวคลนของความถทปรากฎในวงจร และตวนานนจะทาตวเปนสายอากาศ เมอปรากฎการณนเกดขน พลงงานจะออกจากตวนานน และแพรกระจายผานอากาศ ความสมพนธของความยาวคลน และความถถกหกาหนดจาก
( )83 10 / secmeters
Wavelengthf
λ×
= (6)
ตวอยาง 5 ใหหาคาความยาวคลน λ ทความถ 100MHz วธทา ใชสมการท (6)
83 10 / secmetersf
λ×
= 83 10 / sec
100meters
MHzλ
×=
( )3 9.84meters ftλ =
จากตวอยาง สายอากาศถกสรางดวยขนาดความยาวคลนเปน /4λ จะไดความยาวสายอากาศในการแพร เปน 2.5 ฟต ความยาวสายทความถนจะทาใหความถสามารถแพรกระจายได
การแพรกระจายจากวงจรโดยทวไปจะเกดทความถสง เนองจากขนาดของวงจรสามารถเกด
การแพรกระจายได (ทความถ 100MHz ขนาด /4λ จะมคาประมาณ 3 นว) การปองกนการแพรกระจาย
• ทาใหวงจรของตวนามลปขนาดเลก
• ใชตวเกบประจคาตาชนดเซรามกในการผานสญญาณบนสายอนพตและเอาตพต
• นาวงจรไวในกลองโลหะ (เปนการผานสญญาณโดยโลหะ)
• ใชลกเฟอรไรตรอยเขากบสายทมความยาวทสามารถแพรกระจายได เพอเปนการลดการแพร การใชลกเฟอรไรตจะสามารถลดทอนสญญาณทความถสงอนเปนใหเกดการแพรกระจายได
และหากนากลองโลหะมาใช ตองทาการเจาะรเพอระบายอากาศโดยยงรกษาการชลด และรแตละรควรมคานอยกวา ¼ ของความยาวคลนทความถสงสดของการใชงานวงจร
GROUND LOOP AND NOISE 302
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เครองสงวทยทเปนแหลงจายสญญาณแทรกสอด เนองจาก เครองสงวทยมการแพรกระจายคลนแลว มนกยงสามารถเปนแหลงกาเนด
สญญาณแทรกสอดกบอปกรณอเลกทรอนกสอนไดเชนเดยวกน ขนาดการแพรกระจายทใชปจจบนน (มาตรฐาน FCC) กาหนดใหออกแบบโดยคานงถงสภาพแวดลอม ระดบการปองกนการแพรกระจายของคลนนนขนอยกบ ความถและพลงงานทสงออกไปได ตวอยางอปกรณทแพรกระจายคลนออกไป เชน คอมพวเตอรในระบบรถยนตจะมผลกระทบจากระบบโทรศพทเคลอนท ดงนนการจะออกแบบคอมพวเตอรนควรทจะตองทาการชลดโดยพจารณาจากกาลงทจะสงและความถของสญญาณเหลาน
เนองจากสายอากาศสามารถทจะแพรและสามารถรบไดดวยประสทธภาพทเทากน ดงนนอาจกลาวไดวา วงจรทสามารถแพรกระจายคลนทความถใดๆ กสามารถรบสเอาสญญาณแทรกสอดไดทความถนนเชนเดยวกน การเกดการออสซลเลตในวงจรทไมตองการ
ความแตกตางของทงสองระหวางวงจรขยายและตวออสซลเลเตอรคอ ออสซเลเตอรเปนวงจรขยายทมการปอนกลบแบบบวก ปญหาทเกดขน เนองจากวงจรขยายทนามาใชงานเกดการปอนกลบแบบบวก เปนเหตใหวงจรขยายเกดการออสซลเลตได การออสซเลตทเกดจากการเดนสายไมถกตอง
การเดนสายสามารถทาใหเกดการปอนกลบจากคาความจระหวางเอาตพตและอนพตไดทความถสงๆ คาความจทมขนาดเปนปโกฟารดกเพยงพอทจะทาใหเกดการออสซลเลต คาความจนสามารถทาใหลดลงไดโดยใชการชลด และการไมวางจดดานอนพตและเอาตพตไวใกลกนโดยเฉพาะไมวางขนานกน ปญหาจากการวางสายททาใหเกดการออสซลเลตอกปญหาหนง คอการเกดลปกระแสของกราวนดทเอาตพตททาใหเกดแรงดนปอนกลบมายงอนพต วธการแกดงกลาวดงไดกลาวมากอนหนานแลว คอการแยกกราวนดของอนพตและเอาตพตออกจากกนโดยใชกรานดตวถงเดยวกน การออสซลเลตทเกดจากคาความตานทานของแหลงจายกาลง
ปกตเราจะมกคดวา คาความตานทานของแหลงจายเปนศนยโอหม แตในความเปนจรงกระแสไหลจะไหลผานตวนาเขามายงวงจร ตวนานจะประกอบดวยทงความตานทานและรแอกแตนซเชงเหนยวนา ซงสามารถทามหเกดแรงดนตกครอมทางไฟสลบได เนองจากกระแสทไหลในวงจรมาจากภาคเอาตพตของแหลงจายกาลง แรงดนตกครอมจะเปนสวนหนงของแรงดนเอาตพต ถาหากตวนาเดยวกนจายกระแสทงทางดานอนพตและเอาตพตของวงจร กจะเกดการปอนกลบและทาใหเกดการออสซลเลต
ELECTRONIC CIRCUIT DESIGN 303
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วธการแกปญหาคาความตานทานของแหลงจาย คอ การแยกแหลงจายกาลงระหวางวงจรอนพตและวงจรเอาตออกจากกน หรอจะใชวธการตอตวเกบประจขนาด 0.1 ไมโครฟารด ระหวางตวนาภาคเอาตพตของแหลงจายกาลงกบกราวนด ตวเกบประจบายพาสน จะทาหนาทบายพาสไฟสลบทเกดทตวนาและแหลงจายกาลง การวดแรงดนตกครอมและสญญาณรบกวน ถาเกดวาเราวดคาตางๆดวยออสซลโลสโคป เราจะใชวงจรขยายผลตาง ดงภาพท 7 สงทควรคานงถงในการวดคาตางๆดงน 1. ควรแนใจวาแบนวดธของเครองมอวดสามารถวดสญญาณได (ทความถสงๆอาจทาการวด
ผดพลาดได) 2. ควรจะใชสายโพรบทใชวดใหส นทสดเทาทจะทาไดเพราะสญญาณรบกวน อาจเกดจากสาย
ตวนาได 3. ควรตอสายวดใหถกตองและควรใชกราวนดรวมเดยวกนในการวดสญญาณ
ควรนาตวเกบประจทเปนตวกรองสญญาณออกถาเกดการออสซเลเตอรขน และควรจะตอตวเกบ
ประจบายพาสบนแผนวงจรตรงแหลงจายกาลง การเกดออสซเลตความถตาทเกดขนในวงจรวทยและวงจรขยายเสยงอาจเกดเพราะตวเกบประจของแหลงจายเปดวงจร
สรป • ในการออกแบบแผนวงจรพมพ คาความตานทานตอนวในลายวงจร เปนสงทควรพจารณาและ
ใหความสาคญ
• โปรแกรม CAD สาหรบการออกแบบแผนวงจรจะไมสนใจคาความตานทานในแผนวงจร
• การใช Sense leads ในวงจรขยายทเหมาะสมจะกาจดแรงดนตกครอมได
• แรงดนทตกครอมในสายตวนาและกราวนดเปนสงทตองระวง
• การใชระนาบกราวนด จะชวยลดแรงดนทเกดจากกราวนดทเปนสายตวนาได
• ผลจากทกระแสสงๆในระนาบกราวนดเปนสงทจะตองพจารณา
• ความตางศกยในกราวนดบนวแผนวงจรพมพ สามารถลดลงไดดวยการใชวงจรขยายผลตาง
• การเกดกระแสรวไหลจะเกดปญหาในกรณทวงจรนนมความตานทานสงมากๆ
• คาความเหนยวนาในสายตวนาเปนสงทตองพจารณาเมอความถสงมากๆ
• ชนดของการนาสญญาณรบกวน 1. การเชอมตอเชงความนา
GROUND LOOP AND NOISE 304
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2. การเชอมตอเชงความจ 3. การเชอมตอเชงความเหนยวนา 4. การเชอมตอเชงแพรกระจาย
• การเชอมตอเชงความนาเกดขนเมอวงจรใชตวนากราวนดเดยวกนและรวมกน
• การเชอมตอเชงความจเกดจากการทมคาความจแฝง
• การเชอมตอเชงความเหนยวนาเกดขนจากสนามแมเหลกแฝง
• การเชอมตอเชงแพรกระจาย สวนมากเกดจากการทขนาดวงจรมคาใกลเคยงกบความยาวคลนของสญญาณทแพรกระจาย
• เมอเราตองการวดแรงดนตกครอมและสญญาณรบกวน ในการวดควรทาดวยความระมดระวง ปญหา 1. ทาไมปจจบนตองพจารณาเกยวกบคาแรงดนตกคลอมและสญญาณรบกวนในสายตวนา 2. คานวณหาคาความตานทานของลายวงจรทมขนาด 0.001 นว กวาง 0.02 นว และยาว 4 นว 3. ถาหากวาจากปญหาขอ 2 วงจรตออยกบเอาตพตของตวขยาย (ไมมตว Sense leads)และม
ความตานทานดานอนพต 5ΚΩ ไปยงวงจรADC ขนาด 16 บต มแรงดนอางอง 10.24 โวลต จงคานวณหาคาบตลาง (LSB) ทผดพลาด
4. จงอธบายวา ทาไมจงตองใช Sense leads ตอตรงภาคเอาตพตของตวขยาย 5. ทาไมตองใชกราวนดของวงจรขยาย เปนกราวนดเดยวกบภาระทางดานเอาตพตทเปนตว
ตานทาน 6. ทาไมจงตองใชระนาบกราวนด 7. คาความตานทานของแผนทองแดงทมดานเทากนเปนสเหลยมขนาดความหนา 0.002 นว มคา
เทากบเทาใด 8. ทาไมบางครงจงตองใชวงจรขยายผลตางเปนตวเชอมตอสญญาณแอนะลอกจากวงจรหนงไปยง
วงจรหนง 9. ทาไมตองมการใชวงแหวนปองกนรอบๆขวตอทมความตานทานคาสง บนแผนวงจรพมพ 10. จงคานวณหาคาความเหนยวนาของสาย #26 ทมความยาว 1 ฟต (ขนาดเสนผานศนยกลาง
0.0159 นว) 11. จงหาคาความถรแอกแตนซของลายวงจรพมพทมขนาดยาว 4 นว หนา 0.001 นว กวาง 0.02
นว ทความถ 10MHz 12. คานวณหาคาความถเรโซแนนซ เมอมคาตวเกบประจอดมคต 0.47 ไมโครฟารด และสายเบอร
#22 มขนาด 3/8 นว 13. จงอธบายวาการเชอมตอเชงความจ เกดขนไดอยางไร 14. จงอธบายถง วธการทจะลดการเชอมตอเชงความจ
ELECTRONIC CIRCUIT DESIGN 305
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
15. จงคานวณหาคาแรงดนทถกเชอมตอไปยงขาอปกรณ DIP ทมคาความตานทานกบกราวนด20ΚΩ จากขาใกลเคยงทมสญญาณ ขนาด 1V 40MHz
16. จงบอกคาทมผลตอการเชอมตอเชงความเหนยวนา 17. จงบอกวธการลดการเชอมตอเชงความเหนยวนา 18. อธบายการจดวางทเหมาะสมทสดของการเดนทางของสญญาณและการสะทอนกลบในสายแพร 19. จะเกดอะไรขนกบแผนวงจรพมพ ถานาระนาบกราวนดออกจากแผนวงจร 20. การชลดสนามแมเหลกสามารถลดการเชอมตอเชงความเหนยวนาไดอยางไร 21. การเชอมตอเชงแพรกระจายคออะไร 22. จงบอกวธการลดการเชอมตอเชงแพรกระจาย
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
OTA และการประยกตใชงาน
OTA and Applications
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
( )iV +
( )iV −
BI
oI
I
C
3
1
2I
1V 2V
inL
2V
I I
1V
ELECTRONIC CIRCUIT DESIGN 307
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
OTA และการประยกตใชงาน
ความรเบองตนของโอทเอ (OTA)
โอทเอเปนอปกรณแอคทฟชนดหนง ทมความคณสมบตคลายคลงกบออปแอมป และสามารถนาเอาไปประยกตใชงานไดหลากหลายงาน เชนเดยวกบออปแอมป ตอไปนเราจะมาดความแตกตางกนของทงสองอปกรณ
ออปแอมป (Op-Amp)
• จายแรงดนทเอาตพต (อมพแดนซตา)
• สามารถขบโหลดทเปนความตานทานได
โอทเอ (OTA)
• จายกระแสทเอาตพต (อมพแดนซสง)
• ไมสามารถขบโหลดทเปนความตานทานได
นอกจากนโอทเอยงสามารถการทางานผานทางขา B
I และโอทเอกยงสามารถกาจดตวแปรทเกยวพนกบอณหภมลงได นบเปนขอแตกตางทด
นอกจากจะแตกตางกนทางดานคณสมบตแลว โอทเอยงใชสญลกษณทแตกกนเพยงเลกนอยเทานนดงน
( )iV +
( )iV −
BI
oI( )iV +
( )iV −
BI
m ig VoI
OTA AND APPLICATIONS 308
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สญลกษณ วงจรสมมลย เมอไดรจกอปกรณใหมแลว ควรทจะตองทราบสมการใชงานดวย โดยหาไดจากวงจรสมมลย
ตามภาพดานบน ดงน เขยนสมการกระแสทเอาตพต จะได
( ) ( )
( )
o m i
o m i i
I g V
I g V V+ −
=
= −
mg คอ อตราการขยายกระแสของโอทเอ สามารถหาไดจาก
( ) ( ) 0
( )o
om
i i v
Ig
V V+ − =
=−
(ขณะทเอาตพตลงกราวนด)
การประยกตใชงานของโอทเอ (OTA) เนองจากโอทเอเปนอปกรณทมความคลายคลงกนมาก การนาไปใชงานจงสามารถใชแทนกน
ได แตทเหนไดเดนชดคอ โอทเอสามารถควบคมผานขาB
I และใชอปกรณรวมนอยกวา โอทเอสามารถตอเปนวงจรตางๆ ไดดงน
1. วงจรขยายแรงดน (Voltage Amplifier)
iVoI
BI
LR
oV
เขยนสมการทางเอาตพต
( ) ( )( )o m i
I g V V+ −
= −
เนองจาก
( )0
iV
+= และ
( ) iiV V
−= จะได
o m i
I g V= −
ELECTRONIC CIRCUIT DESIGN 309
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
กาหนดให 2
Bm
T
Ig
V= จะได
2
2
2
Bo i
T
o Bi
TL
B Lo i
T
II V
V
IVV
R V
I RV V
V
= −
= −
= −
ดงนน 2B L
o iT
I RV V
V= −
จากสมการพบวา
• สามารถควบคมเกณฑการขยายผานทางB
I
• เครองหมายลบทปรากฏทางดานขวามอของสมการแสดงใหเหนวากลบเฟส
• สมการนแปรผนตามอณหภม เนองจากมตวแปรT
V แบบฝกหด 1 จากภาพวงจร จงหาสมการของวงจรขยายแรงดน
iVoI
BI
LR
oV
2. วงจรความตานทานเสมอนแบบบวก (Positive Resistance)
iVoI
BIiI
inR
iViI
เขยนสมการกระแสอนพตจะได
OTA AND APPLICATIONS 310
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )
1
2
oi
mi i
i
mi
Tin
B
I I
I g V
V
I g
VR
I
= −
= −−
=
=
ดงนน 2
Tin
B
VR
I=
จากสมการพบวา
• สามารถกาหนดคาความตานทานผานทางB
I
• สมการนแปรผนตามอณหภม เนองจากมตวแปรT
V 3. วงจรความตานทานเสมอนแบบลบ (Negative Resistance)
iVoI
BIiI
inR
iViI
เขยนสมการกระแสอนพตจะได
1
2
oi
mi i
i
mi
Tin
B
I I
I g V
V
I g
VR
I
=
= −
=−
= −
ดงนน 2
Tin
B
VR
I= −
จากสมการพบวา
• สามารถกาหนดคาความตานทานผานทางB
I
• สมการนแปรผนตามอณหภม เนองจากมตวแปรT
V
• ทศทางของกระแสจะไหลออกจากตวตานทานเสมอน
ELECTRONIC CIRCUIT DESIGN 311
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
4. วงจรคณสญญาณ (Analog Multiplier)
oIBI
LR
xV
yV
cV
R
xV
yVo x yV kV V=
oV
เขยนสมการกระแสเอาตพตจะได
2
2
o m x
o Bx
TL
B Lo x
T
I g V
IVV
R V
I RV V
V
=
=
=
เนองจากแรงดนตกครอมตวตานทานR เปน y cV V− จะได
( )
2
( )2
y c Lo x
T
Lo x y x c
T
RV VV V
R V
RV VV VV
RV
−=
= −
เนองจากมตวแปร cV เขามาเกยวของในสมการ ดงนนควรกาจดออกโดยการเปลยน yV
เปน y cV V+ จะได
( )2
Lo x y
T
RV VV
RV=
จากสมการพบวา
• สามารถกาหนดเกณฑผานทางตวตานทานR
• สมการนแปรผนตามอณหภม เนองจากมตวแปรT
V
แนวทางการแกไขปญหาทางดานอณหภมของโอทเอ (OTA)
OTA AND APPLICATIONS 312
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
หลกการงายในการแกปญหาในลกษณะนคอ หาสมการใหมอกสมการหนงมาคณกบสมการเดมใหตวแปร
TV ตดกนเอง ดงในวธตอไปน
oIBI
xVcV
R
y cV V+
yV
2BIoV
จากวงจรคณสญญาณจะได
( )2
Lo x y
T
RV VV
RV=
เนองจากวงจร ตวแปร 2
2T
LB
VR
I= ดงนนจะได
2
2
2 1( )
2
1( )
To x y
TB
o x y
B
VV VV
I RV
V VVI R
=
=
ดงนน 2
1( )o x y
B
V VVI R
=
จากสมการพบวา
• สมการนไมแปรผนตามอณหภม
• สามารถกาหนดเกณฑผานทาง2B
I
แบบฝกหด 2 จากภาพวงจร จงหาสมการของวงจรคณสญญาณ
ELECTRONIC CIRCUIT DESIGN 313
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
xV
R
oVR
LR
yV
1oI
2oI
oI
1
2
5. วงจรขยายกระแส (Current Amplifier)
oIiI
1BI2BI
12
1V
จากวงจร เขยนสมการแรงดน
1V จะได
1
1
1i
m
V Ig
=
เขยนสมการกระแสเอาตพต oI จะได
2 1o mI g V=
แทน1
V ลงในสมการจะได
2
1
2
1
2
1
1
( /2 )
( /2 )
o m im
TB
o iTB
B
o iB
I g Ig
I VI I
I V
II I
I
=
=
=
OTA AND APPLICATIONS 314
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงนน 2
1
B
o iB
II I
I=
จากสมการพบวา
• สามารถกาหนดเกณฑผานทาง2B
I และ1B
I ได
• สมการนไมแปรผนตามอณหภม แบบฝกหด 3 จากภาพวงจร จงหาสมการของวงจรขยายกระแส
oIiI
1BI2BI
1V1
2
6. วงจรความเหนยวนาเสมอน (Inductance Simulator)
iI 1BI2BI
1 2iV
1oI2oI
cV
CinL
iIiV
เนองจากขดลวดเปนอปกรณทตองการพนทมากดงนนการทจะทาเครองมออเลกทรอนกสท ม
ขนาดเลกจาเปนตองใชอปกรณอนแทน แตยงตองใหผลเหมอนใชขดลวด เชน วงจรดงภาพดานบนน เขยนสมการกระแส
1oI จะได
1 1
1
o m i
o L
I g V
I V Cs
=
=
ดงนน
1m
iL
gV V
Cs= ….. (1)
เขยนสมการกระแส2oI จะได
2 2
2
o m L
o i
I g V
I I
= −
= −
ดงนน
ELECTRONIC CIRCUIT DESIGN 315
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2
iL
m
IV
g= ….. (2)
จะเหนวา สมการท (1) และ (2) เทากน จะได
1
2
1 2
m ii
m
i
m mi
g IV
Cs g
V Cs
I g g
=
=
ดงนน 1 2
i
m mi
V Cs
I g g=
จากสมการพบวา
• สามารถกาหนดคาความเหนยวนาผานทาง1 2,
B BI I และC ได
• สมการนแปรผนตามอณหภม แบบฝกหด 4 จากภาพวงจร จงหาสมการของวงจรความเหนยวนาเสมอน
I
C
3
1
2I
1V 2V
inL
2V
I I
1V
OTA AND APPLICATIONS 316
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
7. วงจรกรองความถ (Filter)
C
oi
BI
oviv
จากวงจร เขยนสมการกระแสเอาตพตจะได
( ) ( ( ))
( ) ( ( ) ( ))
o o
o m oi
i s Cs v s
i s g v s v s
=
= −
ดงนน
( ( )) ( ( ) ( ))
( ) ( ) ( )
( )( )
( ) ( )
o m oi
m o m i
o m
mi
Cs v s g v s v s
g Cs v s g v s
v s gT s
v s g Cs
= −
+ =
= =+
จะได 2
1( )
1/1
( )
1/
m
m
T j jg C
T j
g C
ω ω
ωω
=+
=⎛ ⎞⎟⎜ ⎟+ ⎜ ⎟⎜ ⎟⎜⎝ ⎠
ทความถคตออฟ pω จะได
4
m
Bo
T
gC
If
V C
ω
π
=
=
ดงนน 4
Bo
T
If
V Cπ=
จากสมการพบวา
• สามารถกาหนดความถคตออฟผานทางB
I และC ได
• สมการนแปรผนตามอณหภม
ELECTRONIC CIRCUIT DESIGN 317
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
8. วงจรกาเนดความถ (Oscillator)
พจารณาทโนด
1v จะได
1
1
1
1 1 2 1
1 2 1 1
1 1 2 1
( )
( )
( ) ( )
o o
m o o
m o
i C s v v C sv
g v C s C s v C sv
g C s v C s C s v
= − +
= + −
+ = +
1
1 2
1 1
( )
( )o
m
C s C svv g C s
+=
+ ….. (1)
พจารณาทโนด ov จะได
2
2
2
1 1
1 1 1 1
1 1 1
( )
( )
o o
m o
o m
I C s v v
g v C sv C sv
C sv C s g v
= −
− = −
= −
21
1 1
( )moC s gv
v C s
−= ….. (2)
นาเอาสมการท 1 และ 2 มาเทากน จะได
2
1
1 1 2 2
2 1 1 2
11 2
1 1
2 2 221 1 2 1 1 1
21 2 1
( )( )
( )
0 ( )
m
m
m m m m
m m m m
C s gC s C s
g C s C s
C s C C s g C s g g C s g C s
C C s g g C s g g
−+=
+
+ = − + −
= + − +
เมอพจารณาในสวนจานวนจรง (Real Part) จะได
1C
2C
1oi2oi
1v
ov1
2
OTA AND APPLICATIONS 318
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1 2
1 2
1 2
21 2
21 2
1 2
0 m m
o m m
m m
o
C C s g g
C C g g
g g
C C
ω
ω
= +
=
=
สาหรบ เงอนไขในการเกดการออสซลเลต พจารณาไดจากสวนจานวนจนตภาพ (Imajinary part)
( )2 1 10
m mg g C S− =
2 1m mg g=
เมอคาอปกรณเปนไปตามเงอนไข จะได
01 2
mgC C
ω =
เมอ 2
Bm
T
Ig
V=
ดงนน
01 2
2B
T
I
V C Cω =
แบบฝกหด 5 จากภาพวงจร จงหาสมการ และเงอนไขในการกาเนดความถ
1C
2C
1oi2oi
1v
ov1
2
แบบฝกหด 6 จากภาพวงจร จงหาสมการ และเงอนไขในการกาเนดความถ
1C2C1oi
2oi1v
ov
12
3oi3
ELECTRONIC CIRCUIT DESIGN 319
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรทนามาชดเชยคาศกดาความรอน (Thermal Voltage) ใน OTA
เนองจาก OTA เปนอปกรณทใหกระแสเอาตพตขนอยกบอณหภม กลาวคอ
1 2
( )o mI g V V= −
เมอ 1
V เปนแรงดนทขา Non-inverting input และ 2
V คอแรงดนทขา Inverting input
mg เปนคา Transconductance ของ OTA โดยท
2B
m
T
Ig
V=
จะเหนวา oI เปนสดสวนผกผนกบคาศกดาความรอน (Thermal Voltage) ,
TV ดงนนถาเรา
สามารถสรางวงจรทม oI เปนสดสวนแปรผนตรงกบ T
V คาของ T
V กจะหกลางกนไป ดงวงจรตวอยางน
+ -
-+
RiI
oI1oI
BI
)(V − )(V +
จากวงจร ( )1 ( ) ( )miO
I I g V V+ −
= − = − ……….……………………(1)
( ) ( )
O
V VI
R− +−
=
( ) ( ) OV V I R
− +− = …………………………………(2)
แทนคาสมการ (2) ลงในสมการ (1) จะได
OTA AND APPLICATIONS 320
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )mi O
iO
m
I g I R
II
g R
=
=
แทนคา 2
Bm
T
Ig
V= จะได
2
iTO
B
V II
I R=
ดงนน ถา
iI เปนกระแสอนพตทมาจากเอาตพตของ OTA คาของ
TV กจะหกลางกนไปได
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
การออกแบบวงจรกรองความถชนดแอคทฟ
Active Filter Design
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
ELECTRONIC CIRCUIT DESIGN 321
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การออกแบบวงจรกรองความถชนดแอคทฟ วงจรกรองความถเปนวงจรทใชในจดลกษณะชวงความถของสญญาณไฟฟาและเปนวงจรท
นยมใชงานกนมากเนองจากสามารถกรองความถทตาๆไดดกวาวงจรกรองความถแบบพาสซพ เนองจากวงจรประกอบดวย ตวตานทานและตวเกบประจ รวมกบอปกรณทใชทาหนาทขยายสญญาณ ซงโดยทวไปใช ออปแอมป ดงจะเหนไดวาวงจรกรองความถแบบแอคทฟนจะไมใชขดลวดตวนาจงสามารถทจะนาไปสรางเปนวงจรกรองความถตาๆไดเปนอยางด ซงเปนสวนสาคญในdการนาไปใชในระบบสอสาร ควบคม
วงจรกรองความถสามารถแบงออกตามหนาทในการปฏบต เชน วงจรกรองความถตาผาน (Low-pass filter) วงจรกรองความถสงผาน (High-pass filter) วงจรกรองแถบความถผาน (Band-pass filter) วงจรกาจดแถบความถ (Band-reject filter or Band-stop filter) แตเนองจากคณสมบตการตอบสนองทางความถของออปแอมปแตละเบอรทไมเทากน ในการออกแบบวงจร จงมความจาเปนทจะตองเลอกใชออปแอมปทมการตอบสนองตอความถทเหมาะสมกบความตองการของวงจรดวย
ในสวนแรกพจารณาในสวนของวงจรกรองความถตาผาน ซงกคอการผานความถตาโดยมคาความสญเสยนอยมากและลดทอนความถสงๆไดด วงจรกรองความถตาผาน
Amin
Amax
Loss
Passband
StopbandTransitionband
pω sω ω วงจรกรองความถตาผานคอการกาหนดใหผานสญญาณตงแตแรงดนไฟฟากระแสตรงขนไป
จนถงสญญาณคตออฟ (Cutoff-frequency) หรอ ขอบแถบความถผาน (Passband-edge frequency;
Pω ) ทคาลดทอนทมากทสด maxA dB แถบของความถนจาก แรงดนไฟฟากระแสตรง
(DC) ไปจนถงความถของสญญาณทตดออก (P
ω ) เรยกวา ชวงแถบความถผาน (Passband) ความถทสงกวา
Sω ถกกาหนดใหมคาลดทอนทนอยทสด
minA dB แถบของความถจาก
Sω ไปจนถง ∞ เรยกวาชวงแถบความถหยด (Stopband) และ
Sω กคอขอบแถบความถทถก
ACTIVE FILTER DESIGN 322
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
กาจด (Stopband-edge frequency) แถบความถจาก P
ω ถง S
ω ถกเรยกวา แถบการสงผาน (Transition band) ตวแปรทง 4: max, ,
S PAω ω และ
minA จะเปนตวกาหนดของวงจรกรองความถตา
ผาน อตราของขยายของฟงกชนลาดบทสอง (2nd order) ของวงจรกรองความถตาผานคอ
2
2 2 2
( )
( )pout
pin p
p
V s bV s s as b s s
Q
ωω
ω= =
+ + + +
ตวแปร pQ จะกาหนดความสาคญของฟงกชนถายโอนท pω ω= ตาแหนงของโพล
(Poles) ของเครองหมายนกาหนดรปรางของผลตอบสนองของวงจรกรองในแถบความถผาน ฟงกชนคาสญเสยมคาเหมอนกนคอทกาหนดไว โดย
2( )
( )in
out
V s s as bV s b
+ +=
การกรองความถในแถบความถผานมการแสดงคาสญเสยตาทความถตา ซงในอดมคตจะมคาเกอบ 0 dB อยางไรกตามในทางปฏบตมนมคาสญเสยรวมเลกนอยในแถบความถผานทกาหนดถงสวนประกอบทไมใชในอดมคต ทความถสง คาสญเสยเพมขนตาม 2s ท 40 dB/decade ดงทไดแสดงไวในรป ซงมจดกระแทกในแถบความถผานปรากฎใกลเคยงกบจดโพลของความถ
Pω และ
ความชดเจนมนถกกาหนดโดย pQ ฟงกชนวงจรกรองความถตาผานลาดบทสอง (2nd order) มคของโพลเชงซอนรวมอยดวย
วงจรกรองความถสงผาน
วงจรกรองความถสงผานจะผานความถทสงกวาความถทกาหนดเรยกวาความถทตดออฟ(Cutoff Frequency) แถบความถทยดจาก
Pω ไปจนถง ∞ และคาสญเสยกมคาไมเกน maxA ชวง
แถบความถกาจดเรมตงแตแรงดนไฟฟากระแสตรง และไปสดทจด S
ω และภายในชวงนคาสญเสย
p bω ≅ ω0 dB
Loss(dB) slope = 40dB/decade
jω
σ
ELECTRONIC CIRCUIT DESIGN 323
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จะตองมคาดกวา min
A เชนเดยวกบวงจรกรองความถตาผาน) ตวแปร max, ,S P
Aω ω และ min
A จะเปนตวกาหนดของวงจรกรองความถสงผาน
Amax
Amin
Loss
pω sω ω
ฟงกชนถายโอนลาดบทสองทมคณลกษณะของวงจรกรองความถสงผานคอ
2 2
2 2 2
( )
( )out
pin p
p
V s s sV s s as b s s
Q
ωω
= =+ + + +
สามารถเหนไดจากการแสดงขางบน อตราการขยายของวงจรกรองความถสงผานมคาประมาณ 1 หรอ 0 dB ทความถสง และทความถตาคาสญเสยเพมขนท 40 dB/decade ดงทแสดงในรป เชนเดยวกน ฟงกชนถายโอนมคของโพลรวมแบบเชงซอนและมจดศนย (zero) สองจด คอทจดกาเนด (origin) ของ S-plane
วงจรกรองแถบความถผาน
วงจรกรองความถสงผานจะผานความถในแถบของความถดวยการลดทอนนอยมาก ในขณะทจะกาจดความถแตละดานของแถบน
แถบความถผานจาก 1
ω ถง 2
ω มการลดทอนสงสดคอ maxA dB และ 1
ω และ 2
ω คอ
ขอบของแถบความถทผานได
p bω ≅ ω
0 dB
Loss(dB)
slope = 40dB/decade
jω
σ
ACTIVE FILTER DESIGN 324
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Amin
Loss
1ω 4ω ω
Amin
Amax
2ω 3ω นนคอจะมแถบทถกกาจด 2 แถบและขอบของแถบความถทถกกาจด 2 ขอบ
3ω และ
4ω
แถบทถกกาจดชวงแรกเรมจากแรงดนไฟฟากระแสตรงไปจนถง 3
ω และชวงทสองจาก 4
ω ไปถง ∞ ในชวงแถบทถกกาจดทงสองตองมคาสญเสยมากกวาคา
minA dB
ฟงกชนถายโอนลาดบทสองทมคณลกษณะของวงจรกรองแถบความถผานคอ
2 2 2
( )
( )
p
pout
pin p
p
sQV s as
V s s as b s sQ
ω
ωω
= =+ + + +
เมอมองจากสมการทแสดงแลว สามารถเหนไดวาอตราการขยายของวงจรกรองแถบความถ
ผานมคาประมาณ… (0 dB) ทจดความถโพล P
ω เชนเดยวกนทความถตาและทความถสง คาสญเสยจะเพมขนตาม s ดงตวอยาง 20 dB/decade ฟงกชนถายโอนคของโพลรวมแบบเชงซอนในชวงครงดานซายของ S-plane และจดศนยทจดกาเนด
วงจรกาจดแถบความถ วงจรกาจดแถบความถใชในการกาจดแถบความถจากสญญาณ วงจรกรองแบบนถก
เรยกวาวงจรตดแถบความถและวงจรกาจดแถบความถจะปองกนสญญาณของความถท งหมดภายในแถบทออกแบบไว แตความถอนกสามารถผานไปไดดวยคาสญเสยเพยงเลกนอย คณลกษณะโดยทวไปของวงจรกรองแถบความถผานคอ
p bω ≅ ω0 dB
Loss(dB)
slope -20dB/decade 20
dB/decadejω
σ
ELECTRONIC CIRCUIT DESIGN 325
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Amin
Loss
1ω 4ω ωAmax
2ω3ωAmax
ขอบของแถบความถทถกกาจด คอ
3ω และ
4ω ขณะท
1ω และ
2ω คอขอบของแถบ
ความถทผาน แถบความถทถกกาจดคอแถบตงแต 3
ω ถง 4
ω เมอคาสญเสยตองไมตากวาคา
minA
สวนนมแถบความถผาน 2 แถบ สวนแรกจากแรงดนไฟฟากระแสตรงไปถง 1
ω และทเหลอจาก
2ω ไปถง ∞ เมอคาสญเสยจะตองมากกวาคา maxA
ฟงกชนถายโอนลาดบทสองทมคณลกษณะของวงจรกรองแถบความถผานคอ
2 2 2
2 2 2
( )
( )zout
pin p
p
V s s d sV s s as b s s
Q
ωω
ω
+ += =
+ + + +
เมอ
P Zω ω= ฟงกชนถายโอนคของโพลรวมแบบเชงซอนในชวงครงดานซายของ S-plane และค
ของจดศนยรวมแบบเชงซอนบนแกน jω ดงแสดงในภาพดานลาง จากภาพทแสดงจะเหนวาอตราการขยายของวงจรกาจดแถบความถมคาประมาณ 0 (-∞dB) ทความถศนย zω และอตราการขยายประมาณ 1 (0 dB) ในแถบความถผานดานอนของ zω
ถา z pω ω จากภาพทผานมาแสดงฟงกชนความถตาผานและไมมผลตอในชวงแถบความถทถกกาจดดงทแสดงขางลาง ในกรณนคาสญเสยทความถสงมคาดกวาทความถตา คณลกษณะของ วงจรกรองนเรยกวาวงจรกรองตดความถตาผาน (Low-pass-notch filter)
z dω ≅ ω
Loss(dB)
jω
σ
ACTIVE FILTER DESIGN 326
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ถา z pω ω จะไดเปนวงจรกรองตดความถสงผาน (High-pass-notch filter) ขอดของวงจรกรองความถ RC แบบแอคทฟ
ลดขนาดและนาหนกและสญญาณแทรกสอดทปนเขามา เชอถอไดเพมขนและมการปรบปรงคา Q ใหสงขน งายตอการออกแบบกวาสาหรบวงจรกรองความถแบบพาสซพและสามารถใชไดจรงในยานกวางกวา และสามารถปรบคาอตราขยายแรงดนได
ในปรมาณทมาก ราคาของวงจรกรองความถแบบแอคทฟจะถกกวาชนสวนของแบบพาสซพ ขอเสยของวงจรกรองความถ RC แบบแอคทฟ
แถบความกวางในการใชงานถกจากดเนองจากอปกรณประเภทแอคทฟ จดโพลทสามารถทางานไดสงสดและดวยเหตนจงมการใชงานทสงกวา 100 kHz (วงจรกรองความถ RLC แบบพาสซพสามารถใชไดถง 500 MHz)
คา Q มปรมาณทจากด ตองการแหลงจายกาลง (ไมเหมอนกบวงจรกรองความถแบบพาสซพ) ความไวตอการแปรคาตวแปรของวงจรเพมขน เนองจากสภาพแวดลอมเปลยนแปลงเมอเทยบกบแบบพาสซพ
สาหรบการนาไปใชงานบางอยาง โดยเฉพาะดานเสยงและการสอสารขอมลทางดานเศรษฐกจและขอดในผลการดาเนนการของวงจรกรองแบบพาสซพ RC นนมนาหนกนอยกวาขอดอยของมน
pω ω
Loss(dB)
zω
jω
σ
pω ω
Loss(dB)
zω
jω
σ
ELECTRONIC CIRCUIT DESIGN 327
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การประมาณคาวงจรกรองความถ (Filter Approximations)
ω10
Loss(dB)
Second orderFunction
Amax = 3 dB Amin = 35 dB
100 400 1000
จากรปแสดงคาสญเสยในชวงสงผานทเพมขนโดยทตาทสด 35dB เหมอนกบ ω เพมขน
จาก 100 ไป 400 rad/s อยางไรกตามวงจรกรองความถตาผานกบฟงกชนถายโอนยงมปญหาอยคอสามารถเพมคาสญเสยไดเพยง 40 dB/decade (หรอ 12dB/octave) เทานน ดงนนวงจรกรองอนดบทสองเมอเราพจารณาแลวจะไมสามารถเชอมนในขอกาหนดสงทจาเปนนได
การจดการกบปญหานคอการใชฟงกชนวงจรกรองความถแบบประมาณของอนดบสงกวา สาหรบฟงกชนวงจรกรองความถทตองการมอตราการลดทอนท 17.5 dB/octave ซงฟงกชนถายโอนอนดบทสองแสดงใหเหนเพยง 12 dB/octave เทานน ฟงกชนถายโอนอนดบทสามจะถกใชเมอตองการอตราการเพมขนอยท 18 dB/octave
ในการออกแบบจะใช Bode plot และขอมลจากความตองการคาสญเสยของวงจรกรองความถ (ซงหาคาประมาณไดจากตาแหนงของจดโพลและศนย) ฟงกชนคาประมาณสามารถหาไดสาหรบการประมาณฟงกชนวงจรกรองความถพนฐานบน Bode plot โดยใชเทคนคนจะใชสาหรบอนดบตา เพองายตอการออกแบบวงจรกรองความถ
คณลกษณะของวงจรกรองความถทซบซอนกวา อยางไรกตามจะประมาณงายกวาโดยใชฟงกชนถายโอนการบรรยายทดมเหตผลกวารากฐานของมนซงทาออกมาเปนรปตาราง
คาประมาณเหลานถกใชโดยตรงในวงจรกรองความถตาผานอยางไรกตามพวกมนสามารถใชออกแบบวงจรกรองความถสงผานไดดวยและใชกบวงจรกรองยานความถและวงจรกาจดยานความถดวย ซงพจารณาฟงกชนพเศษและตารางทสามารถใชประมาณคาการทางานปกต(Normalise) ของวงจรกรองความถตาผาน
คาประมาณของฟงกชนวงจรกรองความถตาผานทมเหตผลทเราจะพจารณามรปแบบโดยทวไปคอ
22 2 ( )
( ) 1 ( ) 1( )
N jH j K j
D jω
ω ωω
= + = +
ACTIVE FILTER DESIGN 328
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เมอ H(s) คอคาสญเสยทตองการและ K(s) คอฟงกชนทมเหตผล ( )s s jω= สาหรบวงจรกรองความถตาผานตองเลอกคา K(s) ดงนน H(s) คาทรวมอยในแถบความถผานและมคามากในแถบความถทถกกาจด
K(s)สามารถเลอกไดโดยฟงกชนโพลโนเมยลอนดบ nth สาหรบ
2 30 1 2 3
( ) ... nnK s a a s a s a s a s= + + + + +
เมอคาประสทธภาพทเลอกมคาตรงกบฟงกชนสญเสย H(s) กจะชดเชยคาทวงจรกรอง
ความถกาหนดไว การประมาณแบบ Butterworth (Butterworth Approximation)
การประมาณแบบ Butterworth ซงมคณลกษณะโดย
( )
n
P
sK s ε
ω
⎛ ⎞⎟⎜ ⎟⎜= ⎟⎜ ⎟⎟⎜⎜⎝ ⎠
เมอ ε คอคาคงท,n คออนดบของโพลโนเมยลและ
Pω คอขอบแถบความถผานทตองการ
ฟงกชนคาสญเสยคอ 2
2( )( ) 1
( )
n
in
out P
V jH j
V j
ω ωω ε
ω ω
⎛ ⎞⎟⎜ ⎟⎜= = + ⎟⎜ ⎟⎟⎜⎜⎝ ⎠
คาสญเสยในหนวย dB ทกาหนดคอ
2
2( ) 10 log 1
n
P
A dBω
ω εω
⎡ ⎤⎛ ⎞⎟⎢ ⎥⎜ ⎟⎜= +⎢ ⎟ ⎥⎜ ⎟⎟⎜⎜⎢ ⎥⎝ ⎠⎣ ⎦
จากทแสดงดานบนคอคาสญเสยในหนวย dBของฟงกชนทประมาณของวงจรกรองความถ
ตาผานหรออนดบ n กบขอบแถบความถผานของ P
ω สาหรบวตถประสงคของการออกแบบ จะสะดวกในการทาใหฟงกชนวงจรกรองความถตา
ผานแบบ Butterworth นโดยการใชการปรบความถเพอใหมสภาวะปกต
1/n
P
ωε
ωΩ=
ELECTRONIC CIRCUIT DESIGN 329
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การทาใหมสภาวะปกตนหมายความวา การตงฟงกชนหนงของอนดบท n ใหมจดไวใน ตารางเทานน(สาหรบ
Pω = 1) มากกวาสาหรบคาทเปนไปไดทกคาของ
Pω การหาอตราสวนคาท
ตองการของ P
ω สามารถหาไดภายหลง เมอมองทฟงกชนการประมาณแบบ Butterworth เราสามารถสงเกตคณลกษณะทวไปบางอยาง
คอ 1) เมอ 2, ( ) 10 log(1 )
PAω ω ω ε= = + และคาสญเสยของวงจรกรองความถนจะมคา maxA dB
ดงนน ε กจะมคาสมพนธกบ maxA โดย
max0.110 1Aε = −
2) ทความถสง คาสญเสยมคาเขาใกล
( ) 20 log
n
P
A dBω
ω εω
⎛ ⎞⎟⎜ ⎟⎜→ ⎟⎜ ⎟⎟⎜⎜⎝ ⎠
กบความชนถกกาหนดโดย 6 /n dB octave หรอ 20 /n dB decade ดวยเหตนชวงความถท
ถกกาจดจะมคาสญเสยเพมขนกบคาอนดบของ n
3) ทคาใกลกบ 2 20, ( / ) 1nP
ω ε ω ω= ดงนน
2 2 4 6
2 2 4 61 1 11 1 ...
2 8 16
n n n n
P P P P
ω ω ω ωε ε ε ε
ω ω ω ω
⎛ ⎞ ⎛ ⎞ ⎛ ⎞ ⎛ ⎞⎟ ⎟ ⎟ ⎟⎜ ⎜ ⎜ ⎜⎟ ⎟ ⎟ ⎟⎜ ⎜ ⎜ ⎜+ = + − + +⎟ ⎟ ⎟ ⎟⎜ ⎜ ⎜ ⎜⎟ ⎟ ⎟ ⎟⎟ ⎟ ⎟ ⎟⎜ ⎜ ⎜ ⎜⎜ ⎜ ⎜ ⎜⎝ ⎠ ⎝ ⎠ ⎝ ⎠ ⎝ ⎠
ถาเรารความแตกตางของการแสดงนกบการเอาใจใสคา ω เพอหาคาความชนของ ( )H jω
ทใกลกบ 0ω= เราหาคาท 0ω= การคนหาอนดบแรก 2 1n − คอศนย ดวยเหตนคา ความชน
ของฟงกชนวงจรกรองความถในชวงความถผานจะเรยบ ดวยเหตผลนการประมาณแบบ Butterworth จงรจกกนวาเปน การประมาณทเรยบทสด (Maximally flat approximation)
n ( )H s 1 1s + 2 2 1.414 1s s+ + 3 2( 1)( 1)s s s+ + + 4 2 2( 0.76537 1)( 1.84776 1)s s s s+ + + + 5 2 2( 0.61803 1)( 1.61803 1)( 1)s s s s s+ + + + +
ACTIVE FILTER DESIGN 330
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การกาหนดฟงกชน Butterworth สาหรบความถคตออฟของวงจรกรองความถคอ P
ω และคาสญเสยสงสดในชวงความถผานคอ maxA dB สมการโพลโนเมยลในตารางขางบนตองทาให
เปนคาปกตโดยการแทนท s โดย 1/n
P
sεω
⎛ ⎞⎟⎜ ⎟⎜ ⎟⎜ ⎟⎟⎜⎜⎝ ⎠
ตวอยาง จงออกแบบ LPF ทมคณสมบตดงน
- Amplitude ของ Passband ตองเรยบทสด → Butterworth - สงผานความถทตากวา 4 kHz โดยม Loss ไมเกน 3dB - และม Passband Gain 10 เทา - กาจดความถทมากกวา 8 kHz อยางนอย 15 dB
Gain Attenuation วธทา
เมอ P
ω = Pass Frequency → 2π4k = 25.132 k rad/s
S
ω = Stop Frequency → 2π8k = 50.265 k rad/s หา Order ของ Filter Loss in dB จะหาไดจากสมการ
2
2( ) 10 log 1
n
p
Aω
ω εω
⎡ ⎤⎛ ⎞⎟⎢ ⎥⎜ ⎟⎜= +⎢ ⎟ ⎥⎜ ⎟⎟⎜⎢ ⎥⎝ ⎠⎣ ⎦ dB
ท P
ω ω= ; maxA A= (ทาการหา ε โดยการทาให n หายไป โดยการทาให 1p
ωω
= แลวจะทา
ให n หายไปได ) 2
max 10 log 1A ε⎡ ⎤= +⎣ ⎦
max0.110 1Aε = − 0.310 1= − 1.999=
3dB
ELECTRONIC CIRCUIT DESIGN 331
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ท S
ω ω= ; 2
2min
10 log 1
n
p
Aω
εω
⎡ ⎤⎛ ⎞⎟⎢ ⎥⎜ ⎟⎜= +⎢ ⎟ ⎥⎜ ⎟⎟⎜⎢ ⎥⎝ ⎠⎣ ⎦
ทาการหาคา n
min0.1
2
2
10 1log
log
A
s
p
nε
ωω
⎡ ⎤−⎢ ⎥⎢ ⎥⎣ ⎦=
⎛ ⎞⎟⎜ ⎟⎜ ⎟⎜ ⎟⎟⎜⎝ ⎠
จะได n = 2.46 จะใช (Order) n = 3 ดงนน Normalized LPF Transfer function
2
1( )
( 1)( 1)T s
s s s=
+ + +
1Ω1R 2R
2r
1r
2
1
1V
rA k
r= = +
2 1( 1)r r k= −
ทาการวเคราะหวงจร 2nd order
1y
2y
3y
4y
1st LPF 1
Pω =
2nd LPF 1
Pω =
ACTIVE FILTER DESIGN 332
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1 2 1 2
2
1 1 2 2 2 2 2 1 1 2
( )1 1 1 1
kR RC C
T sk
s sRC RC RC R RC C
=⎛ ⎞− ⎟⎜ ⎟+ ⎜ + + +⎟⎜ ⎟⎟⎜⎝ ⎠
เทยบ สมประสทธ กบ สมการ Transfer function ของ LPF
2
2 2( ) p
LPF pp
p
T s ks s
Q
ωω
ω=
+ +
จะได 1 2 1 2
1p
R RC Cω =
1 2 1 2
1 1 2 1 2 2
11 1 1
/p
R RC CQ k
RC RC RC
= −+ +
11
1 11
pQ k= −+ +
13 k
=−
13
p
kQ
= −
ดงนน จะไดคา 2
12
p
rQ
⎛ ⎞⎟⎜ ⎟⎜= − ⎟⎜ ⎟⎟⎜⎝ ⎠
2 1
1r r= = Ω ไดวงจรกรองความถทใชกบ ω = 1
1F
1F
1F 1 1R = Ω
2 1R = Ω3 1R = Ω
4 1R = Ω
1Ω 1Ω1Ω
ELECTRONIC CIRCUIT DESIGN 333
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
แตจากโจทยตองใช Pf = 4 kHz
2 4000 / 8000p rad sω π π= ⋅ =
ดงนนลดคา C ลง 8000π เทา
1 2 3
139.788
8000F
C C C Fμπ
= = = =
ทาการ Impedance Scaling. ใช 0.0039C Fμ=
39.788
10202.240.0039
oldm
new
FCk
C F
μ
μ= = = เทา
เพมคา newR R→ new m oldR k R=
แบบฝกหด 1 พสจนคาอปกรณในวงจรทงสองน แบบฝกหด 2 ตองการออกแบบวงจร LPF (Butterworth) ทมคณสมบตดงน kHz20pf = , dBmax 2A = 20Gain→ =
kHz30sf = , dBmin 20A = การประมาณคาแบบ Chebychev (Chebychev Approximation)
การประมาณคาแบบ Chebychev เปนการพฒนาการลดทอนของชวงความถทถกกาจดเมอเทยบกบการประมาณแบบ Butterworth ทอนดบ n เทากน การลดทอนของชวงความถทถกกาจดทเพมขนเปนผลมาจากการเปลยนแปลงเงอนไขการประมาณในชวงความถผาน เกณฑทใชไดรบมาจากฟงกชนวงจรกรองความถแบบ Chebychev คอการทาใหคาเบยงเบนสงสดใหลดลงจากคณลกษณะชวงความถผานทเรยบในทางอดมคตนคอ การบรรลผลโดยการเกดการกระเพอมของลกษณะตอบสนองในชวงความถผาน
สมการโพลโนเมยลของ Chebychev ในทางอดมคตสาหรบการประมาณของวงจรกรองความถแบบน
ฟงกชนอนดบ nth ของ Chebychev ( )nC Ω หาไดจาก ( ) 1
1
cos( cos ) 1
cosh( cosh ) 1
nC n
n
−
−
Ω = Ω Ω ≤
= Ω Ω >
ACTIVE FILTER DESIGN 334
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ω
Loss(dB)
Amax
equiripple property
เมอให ( )
01C Ω = และ ( )
1C Ω = Ω เมอ Ω คอคาความถททาใหปกต
P
ωω
Ω =
สมการโพลโนเมยลของ Chebychev มความสมพนธตามลกษณะเสนโคงทาใหสามารถใชในการหาคาทมอนดบของสมการโพลโนเมยล Chebychev ไดสงกวา
( ) ( ) ( )
1 12 nn n
C C C+ −
Ω = Ω Ω − Ω
การใชความสมพนธตามลกษณะเสนโคงสามารถเขยนออกมาไดเปน
( ) ( )
( ) ( )
2 32 3
4 2 5 354
2 1 4 3
8 8 1 16 20 5
C C
C C
Ω = Ω − Ω = Ω − Ω
Ω = Ω − Ω + Ω = Ω − Ω + Ω
ฟงกชนคาประมาณการสญเสยของวงจรกรองความถตาผานแบบ Chebychev (ในเทอม
ของความถททาใหปกต Ω ) สามารถเขยนไดเปน
2 2( )( ) 1 ( )
( )in
n
out
V jH j C
V j
ωε
ωΩ = = + Ω
การประมาณวงจรกรองความถตาผานแบบ Chebychev อนดบทสามและอนดบทส เปนดงรป
Ω
Loss(dB)
P 1Ω =
21010log (1 )ε+
n = 3
Ω
Loss(dB)
P 1Ω =
21010 log (1 )ε+
n = 4
ELECTRONIC CIRCUIT DESIGN 335
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เมอมองทฟงกชนการประมาณแบบ Chebychev เราสามารถสงเกตคณลกษณะทวไปบางอยาง 1) เมอ 2, ( ) 10 log(1 )
PAω ω ω ε= = + และคาสญเสยของวงจรกรองความถนจะมคา maxA dB
ดงนน ε กจะมคาสมพนธกบ maxA โดย
max0.110 1Aε = −
2) ทความถสง คาสญเสยความชนของฟงกชนคาสญเสยแบบ Chebychev สาหรบอนดบท n สามารถแสดงคาท6 /n dB octave ซงเหมอนกบฟงกชนคาสญเสยแบบ Butterworth
3) มนสามารถแสดงคาทวงจรกรองความถแบบ Chebychev ให 6( 1)n − คาลดทอนในชวงความถทถกกาจดมากกวาวงจรกรองความถแบบ Butterworth ของอนดบทเดยวกน
4) ในชวงความถผาน รบเปลฟงกชนความถตาผานแบบ Chebychev ระหวางคาทนอยทสดของ
หนงและคาทมากทสดของ( )1/221 ε+ ดงทแสดงในกราฟทผานมา เลขทนอยทสดในชวง เทากนอนดบของการประมาณวงจรกรองความถตาผานแบบ Chebychev
n Numerator of H(s) K 1 4.10811s + 4.10811 2 2
1.79668 2.11403s s+ + 2.05405 3 2( 0.76722 1.33863)( 0.76722)s s s+ + + 1.02702 4 2 2( 0.42504 1.16195)( 1.02613 0.45485)s s s s+ + + + 0.51352 5 2 2( 0.27005 1.09543)( 0.70700 0.53642)( 0.43695s s s s s+ + + + +
0.25676
1 2.86278s + 2.86278 2 2
1.42562 1.51620s s+ + 1.43138 3 2( 0.6264 1.14245)( 0.62646)s s s+ + + 0.71570 4 2 2( 0.35071 1.06352)( 0.84668 0.356412)s s s s+ + + + 0.35785 5 2 2( 0.22393 1.03578)( 0.58625 0.47677)( 0.362332s s s s s+ + + + +
0.17892
1 1.96523s + 1.96523 2 2
1.09773 1.10251s s+ + 0.98261 3 2( 0.49417 0.99420)( 0.49417)s s s+ + + 0.49130 4 2 2( 0.27907 0.98650)( 0.67374 0.27940)s s s s+ + + + 0.24565 5 2 2( 0.17892 0.98831)( 0.46841 0.42930)( 0.28949)s s s s s+ + + + + 0.12283
ACTIVE FILTER DESIGN 336
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การประมาณคาแบบ Bessel (Bessel Approximation) การประมาณคาแบบ Bessel มคณลกษณะทดมากในการหนวง ซงจะคงทในชวงความถ
ผานและอาจใชชดกรองความถสาหรบการใชงานการสอสารแบบดจตอล การประมาณคาแบบ Bessel เปนสมการโพลโนเมยลทมการประมาณคณลกษณะการหนวงในอดมคตซงคงทในชวงความถผานทเปนไปได
อยางไรกตามการประมาณคาแบบ Bessel อยางแรกการหนวงทเรยบในชวงความถผานจะทาความเสยหายของการลดทอนชวงความถถกกาจดซงตองตากวาแบบ Butterworth ขอเสยอกอยางหนงคอฟงกชนวงจรกรองความถสงผานและแถบความถผานแบบ Bessel ไมแสดงคณลกษณะการหนวงทคงท ซงเปนขอจากดทสาคญในการใชงานในทางปฏบต ดวยเหตนการประมาณคาแบบ Bessel ไมคอยนยมสาหรบการใชงานวงจรกรองความถสวนมาก การแปลงรปแบบความถ (Frequency Transformation)
หลงจากทไดรเกยวกบการออกแบบวงจรกรองความถตาผานแลวโดยใชวธการแบบ Butterworth และ Chebychev แลว การออกแบบวงจรกรองความถตาผานงายในการแปลงไปสวงจรกรองความถสงผานและเหมอนกนขอกาหนดของวงจรกรองแถบความถผานและกาจดแถบความถ ซงมข นตอนคอ 1) แปลงขอกาหนดของวงจรกรองความถสงผาน,กรองแถบความถผานและกาจดแถบความถให
ไปสมพนธกบขอกาหนดของวงจรกรองความถตาผานโดยอาศยฟงกชนการแปลงรปแบบความถ
2) ประมาณเปนผลขอกาหนดของวงจรกรองความถตาผานโดยใชหลกการทบรรยายมาแลว 3) แปลงผลคาประมาณของวงจรกรองความถตาผานททาใหเปนปกตแลวกลบไปสฟงกชนการ
ประมาณวงจรกรองความถสงผาน,กรองแถบความถผานและกาจดแถบความถแบบเดม ฟงกชนวงจรกรองความถสงผาน ( )
HPT s กบขอบชวงความถทผาน
Pω สามารถแปลงเปน
ฟงกชนวงจรกรองความถตาผานโดยการประยกตการแปลงรปแบบความถ
PSs
ω=
ให s jω= และS j= Ω เมอ /P
ω ωΩ = − โดยการใชดงทแสดงน P
ω ในขอกาหนด
ω
Loss
Amax
Amin
PωSωSω−
HP requirement
Ω
Loss
Amax
Amin
P
S
ωω
LP requirement
1-1
ELECTRONIC CIRCUIT DESIGN 337
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรกรองความถสงผานแปลงเปนความถของวงจรกรองความถตาผาน 1P
Ω =− เมอคณลกษณะ
ความถเปนสดสวนกนเกยวกบจดกาเนด ความถของวงจรกรองความถสงผาน P
ω− จะแปลงเปนความถของวงจรกรองความถตาผานโดย +1
ขอบชวงความถทถกกาจดของวงจรกรองความถสงผาน S
ω จะแปลงเปน /P S
ω ω ชวงขณะสญญาณ dc และ ∞ ในวงจรกรองความถสงผานจะแปลงเปน ∞และ 0 ตามลาดบในการตอบ สนองของวงจรกรองความถตาผาน
ในทางคณตศาสตร การแปลงนสามารถเขยนออกมาได
/( ) ( )
PHP LP S s
T s T Sω=
=
จากสมการน สามารถเหนการลดทอนของวงจรกรองความถสงผานท
1s s= คอเหมอนกน
สาหรบวงจรกรองความถตาผานท 1
/P
S sω=
การทาใหคาคณลกษณะทกาหนดของวงจรกรองความถสงผานโดย max min, ,
PA A ω และ
Sω
ทใหมาเปนจรง เราตองแปลงโดยการใชเนอหาทผานแลว เปนคาคณลกษณะทกาหนดเทยบเคยงของวงจรกรองความถตาผานททาใหปกตโดย max min
, ,1A A และ /P S
ω ω ขอกาหนดวงจรกรองความถตาผานนนจะใชหาคาประมาณแบบ Butterworth หรอ Chebyshev ขนอยกบการใชงานวงจรกรองความถ
ทายสดน ฟงกชนวงจรกรองความถตาผานททาใหปกต ( )LP
T S แปลงเปนฟงกชนวงจร กรองความถสงผานโดยใชเนอหาทผานมา ฟงกชนถายโอนของวงจรกรองแถบความถผาน ( )
BPT s
แปลงเปนฟงกชนถายโอนของวงจรกรองความถตาผาน ( )LP
T S โดยการประยกตการแปลงรปแบบความถ ดงน
2 20
sS
Bs
ω+=
เมอ B คอความกวางของชวงความถผานของวงจรกรองแถบความถผานและ
0ω คอคาทาง
คณตศาสตรของชวงความถผาน
02 1 1 2B ω ω ω ω ω= − =
ในระหวางนนฟงกชนถายโอนของวงจรกาจดแถบความถ ( )
BRT s แปลงเปนฟงกชนถาย
โอนของวงจรกรองความถตาผาน ( )LP
T S โดยการประยกตการแปลงรปแบบความถ
2 20
BsS
s ω=
+
ACTIVE FILTER DESIGN 338
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เมอ B คอความกวางของชวงความถทถกกาจดของวงจรกาจดแถบความถและ 0
ω คอคาทางคณตศาสตรของชวงความถทถกกาจด
จาก 2
2 2( ) p
LPF pp
p
T ss s
Q
ωω
ω=
+ +
psS
ω=
2
22
2
( ) p
p ppp
p
T s
S Q S
ωω ω ω
ω=
+ +
2 2
22 2 2
p
pp p
p
S
S SQ
ωω
ω ω
⋅=
+ +
2
2( ) 1
1p
ST s
S SQ
=+ +
2
2 11
HPF
p
ST
S SQ
=+ +
1 1 2 3 2 41 2
1 1, , ,y sC y y sC y
R R= = = =
2
2
1 2 2 1 1 1 1 2 1 2
( )1 1 1 1
ksT s
ks s
RC RC RC R RC C
=⎛ ⎞− ⎟⎜ ⎟+ ⎜ + + +⎟⎜ ⎟⎟⎜⎝ ⎠
( )HPF
T s⇒
212
p
rQ
= −
1r
1C 2C
1R
2R
วงจร Nomalized 2nd HPF
ELECTRONIC CIRCUIT DESIGN 339
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจรกรองความถตาผานแบบ Sallen-Key (Sellen-Key Low-Pass Circuits)
เราไดพจารณาแลววาจาก วงจรในรปสเหลยม แบบโครงสรางทรวมการปอนกลบทางบวกเขาดวยกน เปนวงจร Sallen-Key วงจรและฟงกชนถายโอนคอ
inV outV+
−
RCNetwork
1R 2R
2C
1C
1r2 1( 1)r k r= −
+
−
12
3
1 2 1 2
2
1 1 2 1 2 2 1 2 1 2
/
1 1 1 1v
k R R C CT
ks s
RC R C R C R R C C
=⎛ ⎞− ⎟⎜ ⎟⎜+ + + +⎟⎜ ⎟⎜ ⎟⎟⎜⎝ ⎠
2 2p
pp
K
s sQ
ωω
=+ +
ตามทไดแสดง ฟงกชนถายโอนเหมอนกนกบวงจรกรองความถตาผานอนดบทสอง สมการ
กาลงสองฟงกชนถายโอนคอ
1 2 1 2
kK
R R C C=
1 2 1 2
1p R R C C
ω =
1 1 2 2 2 21/ 1/ (1 )/
ppQ
RC R C k R C
ω=
+ + −
ตวเลอกประกอบดวยพารามเตอร k1 R1 และ R2 เปนตวกาหนดความไวของวงจร ความไว
เปนเกณฑทมความสาคญไมนอยของตวแปรในวงจรกรองความถ ดงนนความถคตออฟ pω แฟคเตอรของระดบขว pQ และ แฟคเตอรอตราการขยาย K การเปลยนแปลงตอการผนแปรในสวน ของวงจรกรองความถ ความไวของอปกรณพาสซฟของวงจรกรองความถ เปนตวกาหนดความไวของตวแปรในวงจรกรองความถ จนถงการเปลยนแปลงในสวนของวงจรแบบพาสซฟ
ACTIVE FILTER DESIGN 340
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงทไดแสดงวา k = 1 และ R1 = R2 = 1 (แสดงตามการออกแบบท 1) ซงเปนผลในความไวตา ของสวนประกอบของวงจรแบบพาสซฟ
ถาเชนนน การออกแบบน ตวเลอกทใช คาทยงเหลอในสวนของวงจรสามารถกาหนดไดเปน
12 p
p
QC
ω=
2
12 p p
CQω
=
การออกแบบอกวธคอ คาทเลอกใช 1 2
1C C= = และ 1 2
R R R= = (เรยกวา การ
ออกแบบท 2) ซงชวงของคาทนอยทสด ของคาปาซเตอร (ไมเหมอนการออกแบบท 1) และ รซสเตอร แตความไวแบบพาสซฟ ของวงจรไมมากไปกวาการออกแบบท 1 ในสวนของวงจรอนไดเปนดงน
1 2
1
p
R RQ
= = 13
p
kQ
= −
การออกแบบอนๆ ทควรพจารณา นนเปนสงทตองนาเขามาพจารณากคอ ความไวของสวน
วงจรใชงาน ความไวทใชงาน ของสวนของวงจรกรองความถ คอการกาหนดตามความไวไปถงการผนแปรในสวนวงจรใชงาน ตวอยางเชน อตราการขยายของ ออป-แอมป สามารถทจะแสดงดงตอไปน เลอกการออกแบบทใชคานอยทสดทงสองและความไวแบบพาสซฟ
21C =
13 pC Q=
2
13p
R Q
R=
การแกปญหาสาหรบวงจรในสวนทเหลอเราจะได
2
13 p
Rω
= 1
1
p p
RQω
=
43
k =
อกวงจรสาหรบวงจรกรองความถตาผาน (Gain = 1)
1C
2C
2R1R ov
ELECTRONIC CIRCUIT DESIGN 341
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
วงจร Nomalized 2nd LPF Sallen and Key ( 1 / )p rad sω =
จากวงจร 1 2
2
1 1 2
1
( ) 2 1C C
T ss s
C C C
=+ +
2
2 2 2
1( ) 1
1
p
LPF pp
p p
T ss s s s
Q Q
ωω
ω= ⇒
+ + + +
1 2
11
C C=
11
1 22 p
p
C QQ C
= → =
อกวงจรสาหรบวงจรกรองความถสงผาน (Gain = 1)
ov
1C 2C
1R
2R
1 1
12 p
R CQ
→ =
2 22R C Q→ =
วงจร Nomalized 2nd HPF Sallen and Key ( 1 / )p rad sω =
ตวอยาง จงออกแบบวงจรกรองความถสงผานทมคณสมบตดงน
ACTIVE FILTER DESIGN 342
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
Loss
minA30db
sf pf600 Hz 200 Hz
max 3dBA =
วธทา สามารถทาการออกแบบไดดงขนตอนตอไปน
1. จากคณสมบตพบวาตองเปนวงจร HPF
2.
min
max
/10
/10
10 1log
10 1
2 log
A
A
s
p
n
⎡ ⎤−⎢ ⎥⎢ ⎥−⎣ ⎦=
⎛ ⎞Ω ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎟⎜Ω⎝ ⎠
2.884 3n= → =
มวงจรทใชออปแมป 1 ตว แตให Order ไดถง 3 โดยใชวงจรของ Geffe Geffe Circuit (Gain = 1) 3rd Normalized LPF
ov1Ω 1Ω 1Ω
3.5468 F
1.3926 F 0.0245 F
3rd Normalized HPF
ELECTRONIC CIRCUIT DESIGN 343
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1F 1F 1F
0.28194Ω
0.71808Ω 4.9357Ω
ov
3. 2
2( 1)( 1)s
s s s+ + +
4. Normalized Circuit
5. Frequency Scaling 2 400p pf
k fω π π→ = = =
1
795400
FC Fμ
π= =
6. Impedance Scaling (ใช 0.1C Fμ= )
795
7957.980.1
oldm
new
FCk
C F
μ
μ= = = เทา
(7957.98)(0.71808) 5.714new m oldR k R k= ⋅ = = Ω
(7957.98)(4.9375) 39.31newR k= = Ω (7957.98)(0.28194) 2.244newR k= = Ω
แบบฝกหด 3 จงออกแบบวงจร HPF ในตวอยาง โดยใชวงจร Sallen and Key แบบฝกหด 4 จงออกแบบวงจร HPF ทมคณสมบตดงน
ACTIVE FILTER DESIGN 344
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
A,dB25db
1250 4375
1dB, /rad sω
แบบฝกหด 5 สายโทรศพทมสญญาณ Hum 50 Hz รบกวน เนองจากแนวสายโทรศพทขนานกบแนว Power Line จงออกแบบวงจรกรองความถ เพอลดระดบ Hum 50 Hz ลงอยางนอย 20 dB โดยทสญญาณโทรศพท ตองมการสญเสยไมเกน 1 dB (Bandwidth ของสญญาณโทรศพทอยในชวง 300- 3400 Hz) วงจรกรองแถบความถผานแบบ Sallen and key (Sallen and key BPF circuit)
1R
2R
3R
2C
1C
1r2 1(1 )r r k= −
ov
2v 1ovv k=
dv
2
1
1r
kr
= +
Node1 ; 2 2 2
3
10ov C s C sv
k R
⎛ ⎞⎟⎜ ⎟⎜ + − =⎟⎜ ⎟⎟⎜⎝ ⎠
Node2 ; 2 1 2 2
1 2 2
1 1 1o io
vvv sC sC s C v
R R k R R
⎛ ⎞⎟⎜ ⎟⎜ + + + − ⋅ − ⋅ =⎟⎜ ⎟⎟⎜⎝ ⎠
ELECTRONIC CIRCUIT DESIGN 345
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1 1
2 1 2
1 1 3 2 3 1 2 1 1 2 3 1 2
/( )
1 1 1 1o
i
ks RCvH s
v R Rks s
RC RC RC RC R R RC C
= =⎡ ⎤ +−⎢ ⎥+ + + + +⎢ ⎥⎢ ⎥⎣ ⎦
เทยบสมประสทธ
2 1 2
1 2 3 1 2
p
R R
R R RC Cω
+= ; 1 2
1 2 3 1 2
p
R R
R R RC Cω
+=
24pQ
k=
− ; 1 2 1 2 3 1 2
1 1 3 2 3 1 2 1
( ) ( )1 1 1
/p
R R R R RC CQ k
RC RC RC RC
+=
+ + −
rk = Resulting Gain Constant ⇒ 1 1
p
p
kK
Q RC
ω= ; 1 1
/p
p
k RCK Q
ω= ⋅
สมมต ;
1 21C C F= =
1 2 3
R R R R= = =
3
2 2p
RR R
ω = =
2
p
Rω
=
1 1 1 1 4 1p
p
k kQ R R R R R R
ω − −= + + + = −
2 4 1
pR Q R R= −
⋅
24
p
kQ
= −
24pQ
k=
−
24
p
kQ
= −
1 1
1 1 3 2 3 1 2 1 2 1
1 1 1 1/k RC
K kRC RC RC RC RC
=+ + + −
;
4 2 12 2
2
//
pr p
pp
Qk
Qω
ω
⎛ ⎞− ⎟⎜ ⎟⎜= = − ⎟⎜ ⎟⎟⎜⎝ ⎠
ACTIVE FILTER DESIGN 346
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตวอยาง ตองการออกแบบวงจร 2nd BPF ทมความถศนยกลาง 1000 rad/s , Q = 10 , อตราขยายทความถศนยกลางเทากบ 0 dB วธทา
1. ฟงกชนโอนยายทตองการคอ
2 2( )
p
p
pp
p
ksQ
T ss s
Q
ω
ωω
=+ +
2 2
1 100100 (1000)
ss s
⋅ ⋅=
+ +
2. คาอปกรณทตองการ สามารถหาไดจาก
1 21C C F= =
1 2 3
2 21.414
1000p
R R R mω
= = = = = Ω
2
1
21 4 3.858
10
rk
r= + = − =
2
1
23 2.858
10
r
r= − =
ถาใช 1
1r k= Ω ; 2
2.858r k= Ω
3. Impedance Scaling mk→ (ใช 0.1C Fμ= )
7110
0.1old
mnew
C Fk
C Fμ= = =
710 1.414 14.14new m oldR k R k= ⋅ = × = Ω
14.14 k
0.1μ
0.1μ 14.14 k
1k2.858k
ELECTRONIC CIRCUIT DESIGN 347
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
3. หาคาอตราขยายทตองการ (
dk )
1 12 2 1000 2 2
10r pp
kQ
ω⎛ ⎞ ⎛ ⎞⎟⎜ ⎟⎟ ⎜⎜= − = − ⎟⎟ ⎜ ⎟⎜ ⎜⎟ ⎝ ⎠⎟⎜⎝ ⎠
2728.4=
อตราการลดทอน (Attenuate factor) 2728.427.28
100r
d
kk
= = =
จากโครงขายลดทอน ;
b
a b
R
R R+ ; divider factor 1
27.28=
1
14.14a b
a b
R Rk R
R R
⋅= Ω =
+
114.14
27.28aR k⎛ ⎞⎟⎜ = Ω⎟⎜ ⎟⎜⎝ ⎠
14.14 27.28 386aR k k= Ω⋅ =
14.14 ( )a b
ba
k R RR
R
Ω +=
แทนคา aR ; ดงนน 14.7
bR k= Ω
AttenuationNetworkiv
ov'iv
≡1
27.28iv 'iv
aR
bRiv '
iv
ivov
386 k
14.7 k0.1μ
0.1μ
14.14 k
1k2.858k14.14 k
ACTIVE FILTER DESIGN 348
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ทาหนาทเปน
114.14R k= และลดทอน 27.28 เทา
ตวอยาง ตองการวงจร 2nd order BPF ทมฟงกชนโอนยาย
2 7
5000( )
3000 6 10s
H ss s
=+ + ×
กาหนดคาตวเกบประจเทากนทกตวคอ 0.1 Fμ วธทา 2 46 10pω = ×
46 10 7,746pω = × =
1 2
1C C F= =
1 2 3
2 27,746p
R R Rω
= = = = 182.6 Fμ=
3000p
pQ
ω=
7,7463000 3000
ppQ
ω= = 2.582=
2 24 4
2.582p
kQ
= − = −
3.452k = 2
1
1 2.452r
kr
= − =
ถาใช 1
1r k= ; 2
2.452r k= Ω
7110
0.1old
mnew
C Fk
C Fμ= = =
710 182.6 1.826new m oldR k R kμ= ⋅ = × Ω = Ω
ELECTRONIC CIRCUIT DESIGN 349
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1.836 k 0.1μ
1k2.45k
1 12 2 7,746 2 2
2.582r pp
kQ
ω⎛ ⎞ ⎛ ⎞⎟⎜ ⎟⎟ ⎜⎜= − = − ⎟⎟ ⎜ ⎟⎜ ⎜⎟ ⎝ ⎠⎟⎜⎝ ⎠
318.91 10= ×
318.91 103.782
5000r
d
kk
×= =
b
a b
R
R R+ 1
3.782= ..............(1)
1.826a b
a b
R Rk
R R
⋅= Ω
+ ..............(2)
6.9aR k= Ω 2.483
bR k= Ω
6.9k
2.483k0.1μ
0.1μ
1.826 k
1.826 k1k
2.45k
ivov
แบบฝกหด 6 ตองการออกแบบวงจร BPF ทมฟงกชนโอนยาย
2 8
600( )
600 3 10s
H ss s
=+ + ×
แบบฝกหด 7 ตองการออกแบบวงจรกรองความถชนดแอคทฟททม Lower cutoff frequency 950 Hz และ Upper cutoff frequency 1050 Hz โดยมอตราขยายทความถศนยกลาง 20 dB วงจรกรองความถแบบ OTA – C (OTA – C filter) วงจรกรองความถตาผานอนดบทหนง(1st order LPF)
( )iv s ( )ov s
Bi
( )oi sdv
C
1/ mg
C≡
ACTIVE FILTER DESIGN 350
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากวงจร ( ) ( ) ( )mo oii s g v s v s⎡ ⎤= −⎣ ⎦
( ) ( ) ( )mo oi
Cs v s g v s v s⎡ ⎤⋅ = −⎣ ⎦
[ ] ( ) ( )m mo iCs g v s g v s+ = ⋅
( ) /( )
( ) /m mo
m mi
v s g g CT s
v s g Cs s g C= = =
+ +
( ) p
LPFD
T ss
ωω
=+
mp
gC
ω∴ =
2 4m B
p
T
Igf
C v Cπ π= =
⋅ ⋅
Electronically Adjustable Active Filter * สามารถปรบ f ไดดวย
Bi
แบบฝกหด 8 ตองการสรางวงจร 1st order HPF OTA–C วงจรกรองความถแบบ Switch – Capacitor (Switch – Capacitor Filter) วงจรกรองความถตาผาน (LPF)
1φ 2φ
2C
1C
ivov
1
φ , 2
φ เปนสญญาณนาฬกาทมากระตน
1φ
2φ
From frequency Synthesizer
ELECTRONIC CIRCUIT DESIGN 351
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1φ interval
1 1 iCq C v=
2φ interval
1 iav
C
C vi
T=
1
i Ceq
av
TvR
i C= =
Time constant 2eqR Cτ= = ⋅
2
1C
CT
C= ⋅
2
1C
CT
Cτ = ⋅
1; /
Crad sω
τ= 1
2
1C
C
C
C Tω = ⋅
พบวาสามารถปรบคาความถคตออฟไดจาก คาบเวลา CT
เอกสารประกอบการสอน
วชา 222210 Electronic Circuit Design
เรอง
การออกแบบวงจรกรองความถแบบ Chebyshev
Chebyshev Active Filter Design
รองศาสตราจารย ดร. มนตร ศรปรชญานนท
ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ
Homepage: http://www.kmutnb.ac.th/~msn
Email: [email protected]
CHEBYSHEV ACTIVE FILTER DESIGN 352
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การออกแบบวงจรกรองความถแบบ Chebyshev
จากการตอบสนองความถของ Butterworth ซงมขนาดยกกาลงสองเปน
( )2
nT jω = ( )21
1 nω+ (1)
Generalization ของการตอบสนองนอาจเขยนใหมไดเปน
( )2
nT jω = ( )[ ]2
1
1 nF ω+ (2)
ซง nF นเปนฟงกชนทตองการหา เพอตองการกาจดคาของฟงกชนการตอบสนองใหอยในบรเวณทแรเงาดงรปท 1(a) ซงสามารถทาใหแคบตามทตองการได ในรปท 1(b) แสดงถงคา Denominator ของสมการท (2) เมอเรานาคาของรปท 1(b) ลบดวย 1 จะทาใหไดคาของ ( )2
nF ω ดงในรปท 1(c) สดทายแลวเมอเราถอดรากทสองกจะไดขนาดในพนทแรเงาดงรป 1 (d) จากรปนบรเวณสเหลยม จะเหนวาแอมปลจดจะถกจากดท 1± ในขณะท ω ถกจากดท 1± เชนเดยวกน เราจะหาฟงกชน ( )
nF ω ทสามารถบรรจอยในบรเวณนได เมอหาฟงกชน ( )
nF ω นไดกจะสามารถหาการตอบสนองตามสมการ (2) และรปท 1(a) ได
รปท 1
ELECTRONIC CIRCUIT DESIGN 353
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
การตอบสนองทางขนาดของ Chebyshev (Chebyshev Magnitude Response) ฟงกชน nF จากสมการ (2) เปน Lissajous function และมขนาดเปน ε ซงมคานอยกวา 1 ดงนนขนาดของการตอบสนองจะมคาเปน
( ) 2nT jω =
( )2 2
11 nCε ω+
(3)
เมอ ( )
nC ω = 1cos cosn ω− 1ω ≤ (4) ซง ( )
nC ω นเราเรยกวาการตอบสนองทางขนาดของ Chebyshev ฟงกชนนมความเหมาะสมเมอยานความถอยในชวง 1ω = − ถง 1ω = ตามทปรากฏในตารางสเหลยมของรปท 1 (d) สมการท (4) จะตองใชไดเมอ 1ω > ดงนนจงเปนปญหาตอฟงกชนโคซายนและ อนเวอรสของมน เมอ 1ω > มวธการแกปญหาไดอย 2 วธ วธแรก คอ การหาคา nC ทเปนโพลโนเมยวทใชไดสาหรบคา ω ใดๆ แตวธการทเหมาะสมกวา คอ การสงเกตวาเมอ ω เรมมากกวา 1 คาอนเวอรสโคซายนฟงกชนจะกลายเปนจานวนจนตภาพ ดงนน
1cos jzω− = หรอ cos jzω =
(5) จากรปแบบฟงกชนโคซายนของ Euler
cos jz = ( ) ( )
2
j jz j jze e−+ = coshZ = ω (6)
หรอ 1coshZ ω−= (7)
แทนผลลพธจากสมการ (7) ลงในสมการ (5) กจะได
1 1cos coshjω ω− −= (8)
ในทสดเมอแทนสมการ (8) ลงในสมการ (4) กจะได
CHEBYSHEV ACTIVE FILTER DESIGN 354
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( ) 1 1cos cosh cosh coshnC nj nω ω ω− −= = 1ω > (9)
ดงนนเมอเราใชสมการ (4) หรอสมการ (9) ซงเปนสมการทข นอยกบคา ω คณสมบตบางประการของการตอบสนองทางขนาดอาจจะหาไดโดยการใชความสมพนธของ ( )nT jω กบ
( )2nC ω จากสมการ (3)
( )nT jω = ( )2 2
1
1 nCε ω+ (10)
จากสมการ (10) เมอกาหนด ε และนาไปลอตกราฟในรปท 2 เราจะเหนไดวา 1. พฤตกรรมของ ( )nT jω ท 0ω = เนองจาก
( )0 0nC = , n เปนค (11)
( )0 1nC = , n เปนค
ดงนน ( ) 1nT jω = , n เปนค (12)
( )2
1
1nT jω
ε=
+ , n เปนค
ELECTRONIC CIRCUIT DESIGN 355
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 2 2. ในทานองเดยวกน พฤตกรรมเมอ 1ω = จากความเปนจรงทวา
1nC = , สาหรบทกๆ คา n (13)
ดงนน
( )2
11
1nT j
ε=
+ , สาหรบทกๆ คา n (14)
ซงผลของมนสามารถแสดงไดดงรปท 2 เมอกาหนด 6n =
จากการพลอตคาของ ( )nC ω เราจะพบวาตองทาการยกกาลงสองของฟงกชนนกอนแทน
คาลงในสมการท (10) โดยทคาตาทสดของ nT จะเกดขนเมอ 2 1nC = และคาสงสดจะเกดขนเมอ 2 0nC = ซงทงหมดนแสดงในรปท 2(b) จากรปจะสงเกตไดอกดวยวาในยานความถ 1ω =− ถง
1ω = + จะเกดรปเปล n เนองจากฟงกชนขนาดเปนค จะเกดครงรปเปล n ในชวง ω ตงแต 0 ถง 1 โดยการใชหลกการน การตอบสนองเมอ 6n = ในรปท 2 คาตาสดและคาตาสดจะเกดขนท cos 15n ° ดงนน เมอ 0 6n = − คา 6T จะมคาสงสดเมอ
ω = 0.259, 0.707, 0.966 (15)
และมคาตาสดเมอ ω = 0, 0.500, 0.866, 1 (16) จากทคาลดทอด (Attenuation) หาไดจาก
( )20 logn nT jα ω= − dB (17)
ในกรณการตอบสนองของ Chebyshev หาไดจาก
( )2 210 log 1n nCα ε ω⎡ ⎤= +⎣ ⎦ dB (18)
CHEBYSHEV ACTIVE FILTER DESIGN 356
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 3 การตอบสนองเมอ 7n =
การตอบสนองเมอ 7n = แสดงในรปท 3 สาหรบกรณท n เปลยนแปลงจาก 1 ถง 10 จะแสดงในรปท 4 ซงเปนการแสดงธรรมชาตของรปเปลของการตอบสนองแบบ Chebyshev ตงแต ω เทากบ 0 ถง 1 กรณทคา ω มากกวานนสมการ (18) จะกลายเปน
( )2 1 210 log 1 cosh coshn nα ε ω−⎡ ⎤= +⎢ ⎥⎣ ⎦ dB (19)
การลดทอนในแถบความถหยด (Stop band) แสดงไวในรปท 4 เมอ ( )0.1526 0.1 dBε =
ELECTRONIC CIRCUIT DESIGN 357
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
(a)
รปท 4 การตอบสนองแบบ Chebyshev และการลดทอนท n ตางๆ
CHEBYSHEV ACTIVE FILTER DESIGN 358
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
(b)
รปท 4 (ตอ) การตอบสนองแบบ Chebyshev และการลดทอนท n ตางๆ คาสงสดของการลดทอนในแถบความถผาน (Pass band) ; maxα เกดขนเมอ ( )2 1nC ω = จากสมการ (18) สามารถจดรปแบบงายๆ ไดเปน
2max 10 log 1α ε⎡ ⎤= +⎣ ⎦ (20)
ทาใหสามารถหาคา ε จาก
max /1010 1αε = − (21)
กรณท max 0.1 dBα = ดงรปท 4 แลวกจะได
0.0110 1 1.0233 1 0.15262ε = − = − = (22)
จากสมการ (18) เราจะเหนไดอกวาเมอ
( )2 2 1nCε ω = (23)
ELECTRONIC CIRCUIT DESIGN 359
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงนนจะได 3.01α = ซงเปนคาลดทอนททาใหเกดความถทมกาลงเปนครงหนง (Half-power frequency, hpω ) จากความถนสามารถหาไดจากสมการ (23)
( ) 11cosh coshn hp hpC nω ω
ε−= = (24)
ดงนน 1 1 1
cosh coshhpn ωε
− − ⎛ ⎞⎟⎜= ⎟⎜ ⎟⎜⎝ ⎠ (25)
1 11 1cosh coshhp n
ωε
− − ⎛ ⎞⎟⎜= ⎟⎜ ⎟⎜⎝ ⎠ (26)
สดทายแลวจะได
11 1cosh coshhp n
ωε
−⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜= ⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜⎝ ⎠ ⎝ ⎠ (27)
เราจะเหนวา 1hpω > เนองจาก 0 1ε< < เมอเราพจารณาสมการ (21) ดวยกจะได
( )max1 21 /101
cosh cosh 10 1hp nαω
−−⎛ ⎞⎟⎜= −⎟⎜ ⎟⎜⎝ ⎠ (28)
พจารณารปท 3 เมอกาหนดตวแปรของวงจรกรองความถทมการตอบสนองแบบ Chebyshev ในชวงแถบความถยานตงแต ω มคา 0 ถง 1 และทความถสงกวา sω ทเรมแถบความถหยด การลดทอนตองมคาตาสด ( )minα ดงนนการกาหนดตวแปรของการตอบสนองแบบ Chebyshev ตองประกอบดวย
max min, , sα α ω
ตอไปเปนการหาคาของ n ทใหคณสมบตของการตอบสนองเปนไปตามความตองการ ซงเรมจากการหาคาของ minα โดยท
( ) ( )2 2min 10 log 1s n sCα α ω ε ω⎡ ⎤= = +⎣ ⎦ (29)
ถาเราหารสมการ (29) ดวย 10 ทงสองดาน และใช Antilogarithm จากนนลบสมการทงสองขางดวย 1 จะทาใหได
( ) min2 2 1 /10cosh cosh 10 1sn αε ω− = − (30)
CHEBYSHEV ACTIVE FILTER DESIGN 360
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
จากทคา 2ω ถกกาหนดมาจากสมการ (21) เมอเราใขสมการถอดรากทสองแลวกจะได
( )min
max
12/10
1/10
10 1cosh cosh
10 1snα
αω−⎡ ⎤−⎢ ⎥= ⎢ ⎥−⎣ ⎦
(31)
สดทายแลวจะไดสมการทใชหาคา n คอ
( ) ( )min max
121 /10 /10
1
cosh 10 1 10 1
coshn
α α
ω
−
−
⎡ ⎤− −⎢ ⎥⎣ ⎦=
(32)
ตวอยาง 1 วงจรกรองความถตาแบบ Chebyshev ถกกาหนดใหมความตองการดงน
max min1, 2.33, 0.5 , 22p s dB dBω ω α α= = = = (33)
แทนคาตางๆ ลงในสมการ (32) จะได
1
1
cosh 35.926 4.2742.87 3
cosh 2.33 1.489n
−
−= = = ≈ (34)
คาความถทมกาลงเปนครงหนง สามารถหาไดจากสมการ (28)
11 1cosh cosh cosh 0.571 1.167
3 0.3493hpω −⎛ ⎞⎟⎜= = =⎟⎜ ⎟⎜⎝ ⎠ (35)
เปนทนาสนใจวา กรณทเปนความตองการตามสมการ (33) แตใชวงจรกรองความถตาผานแบบ Butterworth จากสมการหาคา n ของ Butterworth จะได
( )2log 35.9264.234 5
2 log2.33n = = ≈ (36)
ดงนน จะเหนวา กรณทตองการใชวงจรกรองความถแบบ Butterworth ตองใชถงลาดบ (Order) ท 5 ในขณะทถาเปนแบบ Chebyshev จะใชเพยงลาดบท 3 เทานน
ELECTRONIC CIRCUIT DESIGN 361
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตาแหนงโพลของ Chebyshev โพลของฟงกชน Butterworth ตงอยบนวงกลมทมรศม oω ทมมเทยบกบแกนจานวนจรงดานลบซงสามารถหาไดโดยงาย เราสามารถใชวธการเดยวกนในการหาโพลของ Chebyshev โดยทาไดโดยการแทนคา ω ในสมการ (3) ดวย s j จะได
( ) ( ) ( )2
n s jT j T s T sωω = = − (37)
และ
( ) ( )
( )2 2
1
1 n
T s T sC s jε
− =+
(38)
ตาแหนงโพลนสามารถหาไดจากการกาหนดให Denominator ของสมการนเปนศนย ซงตองการวา
10n
sC j
j ε
⎛ ⎞⎟⎜ = ±⎟⎜ ⎟⎟⎜⎜⎝ ⎠ (39)
เมอ 1ω < จะไดวา
1cos cos cosn
s sC n nw
j j−⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜= =⎟ ⎟⎜ ⎜⎟ ⎟⎟ ⎟⎜ ⎜⎜ ⎜⎝ ⎠ ⎝ ⎠
(40)
เมอ w คอจานวนเชงซอน
1coss
w u jvj
− ⎛ ⎞⎟⎜ = = +⎟⎜ ⎟⎟⎜⎜⎝ ⎠ (41)
เราสามารถคานวณหา cosnw จาก
( )cos cosnw nu jnv= + (42) cos cosh sin sinhnu nv j nu nv= −
10 j
ε= ±
โดยการวเคราะหสวนของจานวนจรงและจานวนจนตภาพของสมการจะทาใหไดความสมพนธคอ
CHEBYSHEV ACTIVE FILTER DESIGN 362
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
cos cosh 0nu nv = (43) 1
sin sinhnu nu jε
= ± (44)
จากสวนแรกของสมการดานบน จะเหนวา coshnv ไมสามารถเปนศนยไดโดยจะมคาตาสดคอ 1 นนคอ cosnu มโอกาสเปนศนย ดงนนคาของ u ทมโอกาสเปนไปได คอ
3 5, , , ...ku
n n nπ π π
= (45)
หรอโดยทวไปแลว
( )2 12ku knπ
= + 0, 1,...,2 1k n= − (46)
นนคอ sin 1knu = ± (47)
ดงนน 11 1
sinhku an ε
− ⎛ ⎞⎟⎜= ± = ±⎟⎜ ⎟⎜⎝ ⎠ (48)
เราสามารถระบคา ku และ kv ทจาเปนโดยใชสมการ (41) 1coss
wj
− ⎛ ⎞⎟⎜= ⎟⎜ ⎟⎟⎜⎜⎝ ⎠ สาหรบแตละ
คาของ k k kw u jv= + คา s ทสอดคลองกนหาไดจาก
( )cos cos 2 12k ks j w j k janπ⎛ ⎞⎟⎜= = + + ⎟⎜ ⎟⎜⎝ ⎠
(49)
ดงนนถา k k ks jwσ= + กจะได
2 1sinh sin
2k
ka
nσ π
+= ± (50)
2 1
cosh cos2k
kw a
nπ
+= (51)
ซงทงหมดนเปนตาแหนงของโพลบนระนาบ s ของ ( ) ( )T s T s− และถาเรายกกาลงสองของสมการ (50) และ (51) แลวบวกรวมเขาดวยกน จาก 2 2sin cos 1x x+ = สาหรบคา x ใดๆ จะทาใหได
ELECTRONIC CIRCUIT DESIGN 363
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2 2
1sinh cosh
k kwa a
σ⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜+ =⎟ ⎟⎜ ⎜⎟ ⎟⎜ ⎜⎝ ⎠ ⎝ ⎠ (52)
สมการ (52) น อาจมองไดวาเปนสมการของวงร โดยท
รศมแกนหลก cosha รศมแกนรอง sinha (53) จด foci อยท 1j±
ซงทงหมดแสดงในรปท 5
cosha
sinha
1j
1j−
jω
σ
รปท 5
รปท 6
CHEBYSHEV ACTIVE FILTER DESIGN 364
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตวอยาง 2 เราจะหาตาแหนงของโพลแบบ Chebyshev โดยการใชสมการ (50) และ (51) โดย
กาหนดคา 3n = และ max 1A dB= ลาดบแรกเราสามารถหาคา a จากสมการ (48)
( )1 21 1011
sinh 10 1 0.4763
a−
−= − = (54)
จากสมการ (54), sinh 0.494a = และ cosh 1.115a = โดยมมสามารถหาไดจาก (46) คอ 30 , 90 , 150 , 210 ,...° ° ° ° เมอเรานาไปพลอตบนครงระนาบซายจะไดตาแหนงโพลดงรปท 6 ซง
โพลคอ
1 0.494s = − (55) 2 3, 0.247 0.966s s j= − ±
คาโพลโนเมยลทสอดคลองกบโพลคอ
( ) ( )( )23 0.494 0.494 0.997s s s s= + + + (56)
เราจะใชสญลกษณ n (Chia) ทาใหโพลโนเมยลมความแตกตางไปจาก nC ในการหาโพลตามสมการ (55) ของโพลโนเมยล 3ตามสมการ (56) เปนสงทสาคญมากในการออกแบบวงจร กรองความถ ในหวขอตอไปจะเปนการกลาวถงวธการหาคาดงกลาวแบบงาย
อลกอรทมของ Guillemin
วธการหนงในการคานวณหาตาแหนงโพลของ Chebyshev คอใชวธการของ Guillemin ซงอาศยหลกความสมพนธของวงกลมของ Butterworth และวงรของ Chebyshev จากสมการ (50) และ (51) และเราสามารถหาคามมไดจาก
2 12k
kn
πφ
+= 0, 1,...2 1k n= − (57)
ELECTRONIC CIRCUIT DESIGN 365
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 7
มมเหลานแสดงในรปท 7 กรณท 5n = เราจะสงเกตเหนความสมมาตรเทยบกนทมม
90φ = ± ° ดวยมมทถกกาหนดและจากสมการ (50) และ (51) สามารถเขยนใหมไดเปน
sinh sink kaσ φ− = (58)
cosh cosk kaω φ± = (59)
รปแบบของ 2 สมการดานบนเปนโครงสรางของมมสามเหลยมในรปท 8 เมอมม kφ ทแสดงในรปท 8(a) สอดคลองกบสมการ (59) และมม kφ ในรปท 8(b) สอดคลองกบสมการ (58) องศาประกอบมม kφ คอมม kψ ในรปท 8(a) และ (b)
90k kψ φ= °− (60)
รปท 8
CHEBYSHEV ACTIVE FILTER DESIGN 366
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ถามม kφ เปนมมของ Chebyshev ตามสมการ (57) ถกวดเทยบกบแกนจานวนจรงดานบวก ดงนนมม kψ เปนมมของ Butterworth ทถกวดจากแกนจานวนจรงดานลบ ตารางดานลางจงเปนตวอยางคาของมมทไดจากรปท 7
k kθ 90k kψ θ= °− 0 18° 72° 1 54° 36° 2 90° 0° 3 126° 36− ° 4 162° 72− °
เมอ kψ เปนมม Butterworth กรณท 5n = ในเทอมของมมทแสดงในรปท 7 จะเหนวาผลของสมการ (60) ใชในการหมนจดไปอก 90° เพอใหเกดการสมมาตรเทยบกบแกนจานวนจรง ซงแสดงในรปท 9
รปท 9
เราสามารถแทนสมการ (57) ลงใน (60) ทาใหได
2 1 2 12 2 2k
k n kn n
π π πψ
⎛ ⎞+ − −⎟⎜= − =⎟⎜ ⎟⎜⎝ ⎠ (61)
สมการ (61) น ถกเปรยบเทยบกบสมการ (20) กรณทเปน Butterworth อยางไรกตามสมการนจะใหมม kθ ทวดจากเสน 0θ = ° ในขณะท kψ ถกวดจากเสน 180θ = ° นอกเหนอจากน สมการ (20) จะใหคาดชน 1,2,...2k n= เปนตวบงชดชนทควรเปลยน โดยสมการหาคา kψ ไดจาก
ELECTRONIC CIRCUIT DESIGN 367
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
k kψ π θ= − (62)
ถาให 1k k′ = = จะได
2 12k
n kn
πψ
′− −= (63)
ซงเหมอนกบสมการ (61) ดงนน kψ ทแสดงในรปท 8 เปนมมเทยบกบมม Butterworth เมอลองกลบไปพจารณารปท 8 อกครง จะเหนวา
sin cosk kφ ψ= (64)
cos sink kφ ψ= (65)
แทนสมการ (64) และ (65) ลงในสมการ (58) และ (59) กจะได
sinh cosk kaσ ψ− = (66)
cosh sink kaω ψ± = (67)
เนองจากตาแหนงโพลคอ k ks j kσ ω= ± ดงแสดงในรปท 8 เราอาจจะใชสมการเหลานไดโดยตรง หากเรากาหนด maxα เปนความกวางของรปเปลและคาลาดบทตองการคอ n กสามารถหาตาแหนงโพลของ Chebyshev ไดดงขนตอนตอไปน 1. หา a จากสมการ
( )max1 21 /101
sinh 10 1an
α −−= − (68)
2. คานวณหา cosha และ sinha 3. เขยนเสนครงวงกลมทมรศม cosha และรศมเสนรอง sinha บนระนาบ s ดงในรปท 10 4. เขยนมม Butterworth kψ ดงในรปท 10 ซงมมมอย 0 , 36° ± ° และ 72± ° 5. จากรปท 10 เสนทเขยนไดจากขนตอนท 4 จะตดผานเสนครงวงกลม 2 จดคอ จด A และจด B
โปรเจคชนทางแกนนอนของเสน OA คอ sinh cos ka ψ ซงเปนเสนจานวนจรงของตาแหนงโพลของ Chebyshev OD สวนโปรเจคชนทางแกนตงของเสน OB คอ cosh sin ka ψ (BC) เปนจานวนจนตภาพของตาแหนงโพลของ Chebyshev
CHEBYSHEV ACTIVE FILTER DESIGN 368
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตวอยาง 3 เราตองการหาคาตาแหนงโพลและโพลโนเมยล เมอตองการ 5n = และ
max 0.5 dBα =
จากสมการ (68) ได 0.3548a = และจากรปท 10 มม Butterworth คอ 0 , 36° ° และ
72° ดงนนจากสมการ (66) และ (67) จะไดวา
เมอ 1, 272 , 0.1120 1.0110p p jψ = ° = − ±
เมอ 3, 436 , 0.2931 0.6252p p jψ = ° = − ± (69)
เมอ 50 , 0.3623pψ = ° = −
รปท 10 การหาตาแหนงโพลของการตอบสนองแบบ Chebyshev (จด E) ในการออกแบบวงจรกรองความถ เราตองการให Dominator ของฟงกชนโอนยาย (Transfer function) , ( )
nT s มคาเปนผลคณของแฟคเตอรลาดบท 1 และ 2 ถาตาแหนงโพลเปน p jα β= − ± แฟคเตอรของลาดบท 2 กจะเปน
( )( ) 2 2 2_ 2s j s j s sα β α β α α β+ + − = + + + (70)
นอกเหนอจากน เราสามารถทาการนอรมอลไรซ ( )
nT s เพอให ( )0 1nT = ดงนน ตาแหนงโพลตามสมการท (69) จะได
( )( )( )5 2 2
0.17890.2240 1.0358 0.5863 0.4768 0.3623
Ts s s s s
=+ + + + +
(71)
ELECTRONIC CIRCUIT DESIGN 369
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ในบางครง เราอาจจะตองการคณ Denominator ของสมการนเพอจะไดโพลโนเมยล 5 5 4 3 21.1725 1.9374 1.3096 0.7525 0.1789s s s s s= + + + + + (72)
สดทายแลว แฟคเตอรของลาดบท 2 สามารถจดรป เพอใหอยในรปมาตรฐานในการหาคา
oω และ Q ได 2 2o
os sQω
ω+ + (73)
จาก 5T ในสมการ (71) จะได
oω หรอ oσ Q 0.3623 0.5 0.6905 1.18 (74) 1.0178 4.54
ตารางดานบนสามารถใชหาตาแหนงโพลหรอโพลโนเมยล n ได อยางไรกตามการใชความสมพนธของ Guillemin ตามสมการ (66) และ (67) จะทาใหการหาคาตางๆ ทาไดงายขน
การเปรยบเทยบการตอบสนองของ Butterworth และ Chebyshev ในการออกแบบวงจรกรองความถ เราสามารถเลอกการตอบสนองได 2 แบบ คอ แบบ Butterworth และ Chebyshev ในการตดสนใจวาจะเลอกรปแบบใดเราสามารถสงเกตไดจากการเปรยบเทยบซงจะไดตวแปรเดยวกนในการตอบสนองทงสอง ปญหาแรกคอ การตอบสนองแบบ Butterworth ท 1ω = เปนตวบอกถง ความถทมกาลงเปนครงหนง ในขณะทการตอบสนองแบบ Chebyshev ท 1ω = เปนตวบอกถงปลายของแถบรปเปล จากรปท 11 ความถทมกาลงเปนครงหนงของการตอบสนองแบบ Chebyshev กาหนดโดยสมการ (28)
1 1cosh coshhp n
ωε
⎛ ⎞⎟⎜= ⎟⎜ ⎟⎜⎝ ⎠ (75)
ซงความถนจะถกเปรยบเทยบกบจดท 1ω = ทเปนความถทมกาลงเปนครงหนงในการตอบสนองแบบ Butterworth
CHEBYSHEV ACTIVE FILTER DESIGN 370
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 11
รปท 12 ฟงกชน Butterworth แบบใหม หาไดจาก
( ) 2
2 2
11n n
T jωε ω
=+
(76)
โดยการสเกลความถ (Frequency scaling) ดวยแฟคเตอร 1 nε เมอ 1ω = จะได
( )2
11
1nT j
ε=
+ (77)
ดวยฟงกชน Butterworth แบบใหม และฟงกชน Chebyshev แบบเกา เมอ 1ω = เทากนสามารถนามาเปรยบเทยบกนได ดงแสดงในรปท 12 การลดทอนตามสมการ (76) คอ
( ) ( )2 210 log 1 nα ω ε ω= + (78)
ELECTRONIC CIRCUIT DESIGN 371
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
เมอ 1ω แลว สมการ (78) สามารถลดรปไดเปน
( ) 20 log 20 log 20 logn nα ω εω ε ω= = + (79)
การลดทอนกรณของ Chebyshev เทยบกบสมการ (78) คอ
( ) ( )2 210 log 1 nCα ω ε ω⎡ ⎤= +⎣ ⎦ (80)
เมอ 1ω , ( )
nC ω ประมาณไดจาก
( ) 12n nnC ω ω−= (81)
ทาให
( ) ( )120 log2 6 1 20 log 20 logn n nα ω εω ε ω−= = − + + (82)
เปรยบเทยบสมการ (82) กบสมการ (79) จะเหนวา
( )6 1Ch Bu n dBα α− = − (83)
จะเหนวามคาตางกนมาก ยกตวอยางเชน ถา 5n = การลดทอนแบบ Chebyshev มากกวาแบบ Butterworth ถง 24 dB ความแตกตางนแสดงในรปท 13
รปท 13
เมอการลดทอนเพมขน คา Q ของโพลมคามากขน ถาตาแหนงโพลแบบ Chebyshev คอ p jα β= − ± ดงนน Q สามารถหาไดจากการเปรยบเทยบสมการ (70) และ (73) จะได
CHEBYSHEV ACTIVE FILTER DESIGN 372
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
2 21
2Q α β
α= + (84)
ในกรณ Butterworth จะได
12cosk
k
Qψ
= (85)
กรณทเปน Butterworth คาของ Q 0twfh 0.5, 0.62 และ 1.62 สวน คอถาเปนแบบ Chebyshev ม 5n = และ max 0.5A dB= ซงถกกาหนดจากสมการ (74) สามารถหาไดจาก
ตารางท 1 และการเปรยบเทยบโพลเชงซอน 2 โพล จะไดดงน
kψ BuQ ChQ
72° 1.62 4.54 36° 0.62 1.18
สมการอกสมการหนงทใชในการเปรยบเทยบกบสมการ (85) หาไดจากการแทนคา α และ β จากสมการ (66) และ (67) ลงในสมการ (84) จะได
2 2 2 2
2
1 sinh cos cosh sin2 cos sinh
k kCh
k
a aQ
aψ ψ
ψ+
= (86)
หลงจากจดรปแลวจะได
( ) ( )
2
1
sin1
sinh 1 sinh 1k
Ch BuQ Qn
ψ
ε−
⎛ ⎞⎟⎜ ⎟⎜ ⎟⎜= + ⎟⎜ ⎟⎜ ⎟+ ⎟⎜⎜ ⎟⎝ ⎠ (87)
เนองจาก kψ เปนมม Butterworth และ
( )max1 2/101
10 1α
ε−
= − (88)
ELECTRONIC CIRCUIT DESIGN 373
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ดงนน จงเปนการงายในการคานวณหา Q ของแบบ Chebyshev โดยการใชสมการ (87) กรณท max 0.5 dBα = จะไดตารางดานลาง
จะเหนวา คา Q ของ Chebyshev จะมคามากกวาแบบ Butterworth อกจดหนงในการเปรยบเทยบการตอบสนองทง 2 ชนด คอเฟสของ ( )T jω ซงคอ ( )θ ω กราฟของมมในการตอบสนองของแบบ Butterworth และ Chebyshev แสดงในรปท 14 จะเหนวา เฟสในชวงแถบความถผานจาก 0ω = ถง 1ω = ในกรณทเปน Butterworth จะเปนเชงเสนกวาแบบ Chebyshev ซงเปนผลทาใหเกดความผดเพยนในการหนวง (Delay distortion) เมอเราเลอกใชการตอบสนองแบบ Chebyshev จะตองมการทาใหความกวางของรปเปลแคบ กราฟการตอบสนองแบบ Chebyshev และ Butterworth เมอ 2n = และ 4n = แสดงในรปท 15 จากรปจะเหนไดวา การตอบสนองของ Chebyshev จะเพมขนอยางรวดเรว ในชวงแถบความถผาน และเราสามารถบอกไดวา ทจดความถคตออฟ 1ω = การตอบสนองของ Chebyshev จะเรวกวาของ Butterworth ถง n เทา ตามสมการ
( ) ( )1 1
dT ndTChebyshev Butterworth
d dω ωω ω= =
= (89)
โดยสรปแลว การเลอกการตอบสนองของ Butterworth หรอ Chebyshev นนจะขนอยกบเงอนไข
(1) การลดทอนทสงในชวงแถบความถหยดและความชนทสงของการตอบสนองใกลกบความถคตออฟ
(2) คา Q ทสงจะทาใหการออกแบบวงจรมความยากขนและทาใหเกดความไมเปนเชงเสนของเฟส
CHEBYSHEV ACTIVE FILTER DESIGN 374
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 14
ELECTRONIC CIRCUIT DESIGN 375
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 15
การออกแบบวงจรกรองความถแบบ Chebyshev ในหวขอจะกลาวถง ขนตอนทละขนในการออกแบบวงจรกรองความถตาผานและแถบผานทมการตอบสนองแบบ Chebyshev ในตารางท 2 เปนการเปรยบเทยบขนตอนของแบบ Butterworth และ Chebyshev
ตวอยาง 4 เราตองการออกแบบวงจรกรองความถตาผานทมความตองการดงรปท 16 คอมความ
สญเสยในแถบความถผานตงแต 10 kHz 0.3 dB หรอนอยกวา และทความถมากกวา
24.58 kHz ความสญเสยตองมอยางนอย 22 dB
รปท 16 โดยการใชสมการ (32) จะได
( ) ( )1 2
1 2.2 0.03
1
cosh 10 1 10 12.933
cosh 2.458n
−
−
⎡ ⎤− −⎢ ⎥⎣ ⎦= = (90)
เราใชลาดบท 3 ตอมาคานวณหาคา a โดยใชสมการ (48)
( ) 1 20.031sinh 10 1 0.6765
3a
−= − = (91)
จากคา a จะได cosh 1.2377a = และ sinh 0.7293a = ตาแหนงของโพลซงถกกาหนดจาก (50) และ (51) จะได
1 2, 0.3646 1.072p p j= − ± (92) 3 0.7293p = −
CHEBYSHEV ACTIVE FILTER DESIGN 376
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
สาหรบโพลเชงซอน เราใชสมการ (84) (หรอคาทกาหนดในตารางท 1) ในการหาคา Q ซงได 1.553Q = และ 1.1323oω = สดทายแลวคาความถทมกาลงครงหนง หาไดจากสมการ (28)
( ) 1 21 0.031cosh cosh 10 1
3hp
−−⎡ ⎤Ω = −⎢ ⎥
⎢ ⎥⎣ ⎦ (93)
1.22906=
การลดทอนในทางปฏบตทปลายของแถบความถหยด หาไดจากสมการ (19)
( ) ( )22 12.458 10 log 1 cosh 3cosh 2.458 22.89n dBα ε −⎡ ⎤= + =⎢ ⎥⎣ ⎦ (94)
วงจรสรางไดโดยการนาวงจร 2 วงจรทมลกษณะคณสมบต ดงรปท 17 มาตอแคสเคดกน โดยไดใชวงจรแบงแรงดน RC เปนสวนของลาดบท 1 และวงจร Sallen and Key เปนสวนลาดบ ท 2 วงจร Sallen and Key ทเลอกมาในรปจะม 1.553Q = วงจรนตรงกบความตองการตามตาแหนงโพลในรปท 18 ทเราตองการ 1.553Q = และ 1.1323oω = สมการในการออกแบบวงจรสวนแรกคอ
10.7293o RC
σ = = (95)
ถาเราเลอก 1R = ดงนนได 1.3712C = ขนสดทายคอการสเกลเนองจากทปลายของแถบรปเปลจะตองถกสเกลไป 10 kHz ดงนนเราตองการ 42 10fk π= × เราอาจเลอก
1500mk = จะไดคาอปกรณแสดงในรปท 19 สวนวงจรสวนท 2 ตองเพมการทาสเกลความถเนองจาก ตองการ 1.1323oΩ = ดงนนถาเราเลอก 1500mk = ดงนนจะได
12 10,000 1,500 1.1323new oldC Cπ
=× × ×
(96)
เนองจากสเกลเราจะไดสวนประกอบของอปกรณดงในรปท 19 ซงเปนวงจรทออกแบบสมบรณแลว สวนการตอบสนองของวงจรในสวนของลาดบท 1 และ 2 ของวงจรทตอแคสเคดกน ผลคณของการตอบสนองทงสองนจะใหรปเปลตามตองการในชวงแถบความถผานตงแต 0Ω = ถง
1Ω =
ELECTRONIC CIRCUIT DESIGN 377
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 17
รปท 18
CHEBYSHEV ACTIVE FILTER DESIGN 378
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตารางท 1 ตาแหนงโพลของ Chebyshev
ELECTRONIC CIRCUIT DESIGN 379
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ตารางท 2 การเปรยบเทยบขนตอนของ Butterworth และ Chebyshev
รปท 19
CHEBYSHEV ACTIVE FILTER DESIGN 380
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 20
รปท 21
รปท 22 วธการทสองดวยปญหาเดยวกน โดยการใชวงจรลาดบท 3 ซงคดคนโดย Geffe ดงในรปท 22 วงจรนเปนวงจรกรองความถตาผาน และตาแหนงของทงสามโพลอาจจะถกกาหนดจากคาตวเกบประจทงสามตวในวงจร อลกอรทมในการหาคาตวเกบประจของ Geffe กรณทเปน Chebyshev เปนดงน
ELECTRONIC CIRCUIT DESIGN 381
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
( )max dBα ( )1C F ( )2C F ( )3C F 0.03 0.097357 3.3128 1.0325 0.10 0.096911 4.7921 1.3145 0.30 0.085819 7.4077 1.6827 1.00 0.05872 14.784 2.3444
ถาใช max 0.30 dBα = ในการสเกลทปลายแถบความถรปเปลจาก 1ω = ไป
ยง 10f kHz= จะได 42 10fk π= × และเลอก mk เปน 1500 จะไดคาของอปกรณในรปท 23
รปท 23
ตวอยาง 5 เราตองการออกแบบวงจรกรองความถแถบผาน (Band pass filter) ทมการลดทอน
ดงรปท 24 ม min 20 dBα = และ max 0.5 dBα = การตอบสนองเปนแบบ Chebyshev ในชวง
แถบความถผาน 500 ถง 1000 /rad s วงจรทออกแบบใหใชตวเกบประจ 0.1 Fμ เทานน
รปท 24 ขนแรก เราจะหาการเทยบเทาวงจรกรองความถตาผานของวงจรกรองความถแถบผาน
CHEBYSHEV ACTIVE FILTER DESIGN 382
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1pΩ = และ 1500 3332.334
1000 500s
−Ω = =
− (97)
รปท 25
ซงแสดงในรปท 25 และจากสมการ (32) จะไดคา n
( ) ( )( )
1 21 2 0.05
1
cosh 10 1 10 12.71 3
cosh 2.334n n
−
−
⎡ ⎤− −⎢ ⎥⎣ ⎦= = = (98)
เราตองการหาคา ( ) 1 20.051 10 1 2.8628ε
−= − = จากการใชสมการ (28) จะ
ได 11
cosh cosh 2.8628 1.1673hp
−⎛ ⎞⎟⎜Ω = =⎟⎜ ⎟⎜⎝ ⎠ (99)
และจากสมการ (48)
11sinh 2.8628 0.5914
3a −= = (100)
ดงนน เราสามารถหาตาแหนงของโพล ตามสมการ (50) และ (51)
1 2, 0.3132 1.022p p j= − ± (101) 3 0.6265p = −
ดงแสดงในรปท 26
ELECTRONIC CIRCUIT DESIGN 383
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 26 ถาหากเราตองการใชวธของ Geffe เพอหาตาแหนงของโพล จะเรมจากการหาโพลจานวนจรง (Real pole)
0.6265iΣ = , 7071.414
500cq = = , 707oω = , 2.257cqQi
= =Σ
(102)
สาหรบโพลจานวนเชงซอน
0.3132 4.804Qα = = 1.1022 1.064kβ = =
1.143 1.428C W= = (103)
010.443 1009.4D ω= =
024.572 495.2E ω= = 4.48G =
ตาแหนงของโพลและศนย (Zero) ทจดกาหนดทงสาม ดงแสดงในรปท 27 เราจะใชแผนผงในรปท 28 ในการสรางวงจร ซงแตละสวนสามารถสรางจากวงจรในรปท 29 โดยวงจรแบงแรงดนทอนพตใชในการปรบอตราขยาย (Gain Adjustment)
CHEBYSHEV ACTIVE FILTER DESIGN 384
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 27
รปท 28
รปท 29
ELECTRONIC CIRCUIT DESIGN 385
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
ยกตวอยางเชน เราตองการการตอบสนองแบบ Chebyshev ดงรปท 30 โดยมขอสงเกตวา
รปท 30 1. มความตองการ max 0.5 dBα = จากความถ 500 ถง 1000 /rad s
2. พจารณา minα จะเหนวา ( ) ( )333 1500α α= โดยการใชสมการ (19) เมอ 2.334sΩ =
ดงนน
( ) ( )22 12.334 10 log 1 cosh 3cosh 2.334 23.723 dBε −⎡ ⎤= + =⎢ ⎥⎣ ⎦ (104)
จะเหนวามคามากเทาทตองการคอ 22 dB
3. ขนาดการเปลยนแปลง (Numerical transformation) จากวงจรกรองความถตาผานไปยงกรอง
ความถแถบผาน คอ
( )221 707500
ωω
−Ω = (105)
ความถทกาลงครงหนงของวงจรกรองความถตาผานหาไดจากสมการ (99) เมอคานถกแทนลงในสมการ (105) จะไดโพลโนเมยล
2 583.74 500,000 0ω ω± ± = (106)
ซงจะได 2 คาทเปนบวก คอ
473hpω = และ 1057 /rad s (107)
CHEBYSHEV ACTIVE FILTER DESIGN 386
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
4. จากรปท 30 และคณสมบตของโพลโนเมยลคแบบ Chebyshev ในชวงแถบความถผาน เราจะเหนวา
( )707 0 dBα = (108)
เพอใหวงจรมผลตามสมการ (108) เราจะกลบไปพจารณาสมการของฟงกชนโอนยายของวงจรรปท 29 ซงคอ
( )( )
( ) ( )
2
02 2 2
0 0
2 i i
i i i
QT j
Q
ωωω
ω ω ωω=
− + (109)
เมอ i เปนหมายเลขสวนของวงจรทกาลงพจารณา ถาเราให 707ω = ในสมการ (109) เราอาจคานวณหาคาของสมการ (109) ในแตละสวน (Stage) ไดดงน
( )707 12.69, 10.19T j = และ 12.69 (110)
เพอใหวงจรใหผลเหลานได เราจะพจารณาแบงแรงดนในรปท 29 โดยนามาเขยนแยกใหม
ไดดงรปท 31 จะได
o iV HV= (111)
ซงคา H จะถกกาหนดจาก aR และ bR แตเนองจาก ( )707T j มคามากกวา 1 จงจาเปนตองลดอตราขยายของแตละวงจรดวย
( )1707
HT j
= (112)
ดงนน
( )707aR T j= และ ( )
( )707
707 1b
T jR
T j=
− (113)
ซงแสดงไวในรปท 31 (b) ขนตอนทเหลอคอ การคานวณหาคาตวเกบประจ และตวตานทานเนองจากเราตองการตวเกบประจทมคาเทากนหมด คอ 0.1 Fμ ดงนนเราสามารถเลอกคา mk ไดจาก
ELECTRONIC CIRCUIT DESIGN 387
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
710old
mf
Ck
k −=×
(114)
เราอาจจะสรปผลไดดงตารางดานลางน
Stage 1 Stage 2 Stage 3
0ω 459.2 707 1009.4 Q 4.81 2.26 4.81
fk 459.2 707 1009.4 mk 2103 3133 1031
( )707T j 12.69 10.19 12.68 ดวยการใชตารางน เราจะไดคาอปกรณทงหมดในวงจรรปท 32
รปท 31
รปท 32
CHEBYSHEV ACTIVE FILTER DESIGN 388
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
รปท 33
ตวอยาง 6 ในตวอยางน จะเปนการพจารณาการเปลยนแปลงอตราการลดทอนในชวงแถบ
ความถผานของวงจรกรองแถบความถผานทมการตอบสนองเปนแบบ Chebyshev โดยมความตองการชวงแถบความถผาน 800 ถง 1250 /rad s ซงหมายความวา 0 1000 /rad sω =
ในขณะท max 0.5 dBα = และ 5n = ดงนนการลดทอนหาไดจาก
( ) ( )2 2
510 log 1 C dBα ε⎡ ⎤Ω = + Ω⎣ ⎦ (115)
เมอ 2 0.0510 1 0.12202ε = − = (116)
การโอนยายความถอาจเขยนไดเปน
30 0
30
102.22
10bwω ω ω ω
ω ω ω
⎛ ⎞ ⎛ ⎞⎟ ⎟⎜ ⎜⎟Ω = − = − ⎟⎜ ⎜⎟ ⎟⎜ ⎟⎜⎜⎟⎜ ⎝ ⎠⎝ ⎠ (117)
ดงนน
( )3
2 13
1010 log 1 0.122 cos 5 cos 2.22
10ω
α ωω
−⎡ ⎤⎛ ⎞⎟⎜⎢ ⎥= + − ⎟⎜ ⎟⎢ ⎥⎟⎜⎜⎝ ⎠⎣ ⎦
(118)
ซงสามารถนาไปเขยนกราฟไดในรปท 33 ในชวงความถทวงจรสามารถทางานไดจากรปมขอสงเกตอย 2 ประการ คอ
ELECTRONIC CIRCUIT DESIGN 389
รศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา มหาวทยาลยเทคโนโลยพระจอมเกลาพระนครเหนอ:
1. มปจจยในการเกดความผดเพยนอย 2 ขอ คอ จากการตอบสนองของ Chebyshev เอง และความไมเปนเชงเสนของการโอนยายความถตามสมการ (117)
2. การโอนยายความถจากกรองความถตาไปยงกรองแถบความถเมอ 5n = จะเปนการเพมมมของฟงกชนโอนยายเปน 2 เทา ดงนน วงจรกรองความถทมการตอบสนองตามรปท 33 จะเปนการตอบสนองของ Chebyshev ลาดบท 10 ซงเราสงเกตไดวารปท 33 มรปเปลแบบเตมคลน (Full cycles) 5 รปคลน หรอรปเปลครงคลน (Half cycles) 10 รปคลน ในชวงแถบความถผาน
บรรณานกรม [1] M.E.Van Valkenburg, Analog Filter Design, CBS College Publishing, 1982, Chapter
8.